1、第21章 觸發器和時序邏輯電路21.1 雙穩態觸發器21.2 寄存器21.3 計數器21.6 應用舉例 21.4 時序邏輯電路的分析(略) 21.5 由555定時器組成的單穩態觸發器和無穩態 觸發器 電路的輸出狀態不僅取決于當時的輸入信號，而且與電路原來的狀態有關，當輸入信號消失后，電路狀態仍維持不變。這種具有存儲記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點： 下面介紹雙穩態觸發器，它是構成時序邏輯電路的基本邏輯單元。21.1 雙穩態觸發器雙穩態觸發器： 是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。特點： (1) 有兩個穩定狀態0 態和 1 態； (2) 能根據輸入信號將觸發

2、器置成 0 態 或 1 態； (3) 輸入信號消失后，被置成的 0 態或 1 態能保存下來，即具有記憶功能。21.1.1 RS 觸發器兩互補輸出端1. 基本 RS 觸發器兩輸入端反饋線 觸發器輸出與輸入的邏輯關系 1001設觸發器原態為 1 態。翻轉為 0 態(1) SD=1，RD = 010101設原態為 0 態1001110觸發器保持 0 態不變復位001設原態為 0 態011100翻轉為 1 態(2) SD=0，RD = 1設原態為 1 態0110001觸發器保持 1 態不變置位111設原態為 0 態010011保持為 0 態(3) SD=1，RD = 1設原態為 1 態1110001觸

3、發器保持 1 態不變1110011111110若G1先翻轉，則觸發器為 0 態 1 態 (4) SD=0，RD = 010若先翻轉基本 RS 觸發器狀態表邏輯符號RD(Reset Direct)直接置 0 端(復位端)SD(Set Direct)直接置 1 端(置位端)SR低電平有效2. 可控 RS 觸發器基本RS觸發器導引電路時鐘脈沖當CP=0時11R、S 輸入狀態不起作用。 觸發器狀態不變。11 SD、RD 用于預置觸發器的初始狀態，工作過程中應處于高電平，對電路工作狀態無影響。0被封鎖被封鎖當 CP = 1 時1打開觸發器狀態由R、S 輸入狀態決定。11打開當 CP = 1 時1打開(1

4、) S = 0, R = 00011觸發器保持原態觸發器狀態由R、S 輸入狀態決定。11打開1101010(2) S = 0, R= 1觸發器置“0”(3) S =1, R= 0觸發器置“1”111110011110若先翻Q=1Q=011(4) S =1, R= 1 當時鐘由 1變 0 后觸發器狀態不定11若先翻轉可控RS觸發器邏輯狀態表Qn時鐘到來前觸發器的狀態Qn+1時鐘到來后觸發器的狀態動作特點：CP 高電平時觸發器狀態由 R、S 確定。畫出可控 RS 觸發器的輸出波形 CP高電平時觸發器狀態由R、S 確定。存在問題：時鐘脈沖不能過寬，否則出現空翻現象,即在一個時鐘脈沖期間觸發器翻轉一次

5、以上。CP克服辦法：采用 JK 觸發器或 D 觸發器。21.1.2 JK觸發器1.電路結構反饋線互補時鐘控制主、從觸發器不能同時翻轉CP CP2. 工作原理主觸發器打開 主觸發器狀態由J、K決定，接收信號并暫存。從觸發器封鎖 從觸發器狀態保持不變。01CP01CP10狀態保持不變 從觸發器的狀態取決于主觸發器，并保持主、從狀態一致，因此稱之為主從觸發器。從觸發器打開主觸發器封鎖0C01010CPCP 高電平時觸發器接收信號并暫存。要求CP高電平期間J、K狀態保持不變。CP 下降沿時( ) 觸發器翻轉。CP 低電平時J、K 不起作用。動作特點：10010CP01010分析JK觸發器的邏輯功能(1

6、)J=1, K=1 設觸發器原態為 0 態翻轉為 1 態110110101001主從狀態一致01狀態不變狀態不變01010設觸發器原態為 1 態為 ？狀態J=1, K=1時，每來一個時鐘脈沖，狀態翻轉一次，即具有計數功能。(1) J=1, K=110100110從觸發器主觸發器01010(2) J=0，K=1 設觸發器原態為 1 態翻轉為 0 態011001010110設觸發器原態為 0 態為 ？態01從觸發器主觸發器01010(3) J=1，K=0 設觸發器原態為 0 態翻轉為 1 態10011010100101設觸發器原態為 1 態為 ？態從觸發器主觸發器010(4) J=0，K=0 設觸

7、發器原態為 0 態保持原態00010001從觸發器主觸發器保持原態保持原態01001結論： CP高電平時主觸發器狀態由J、K決定，從觸發器狀態不變。 CP下降沿( )觸發器翻轉(主、從觸發器狀態一致）。從觸發器主觸發器(保持功能) (置 0 功能) (置 1 功能) (計數功能)SD 、 RD為直接置 1、置 0 端，不受時鐘控制，低電平有效，觸發器工作時SD 、 RD應接高電平。 (翻轉功能)3. JK觸發器的邏輯功能CP下降沿觸發翻轉JK 觸發器工作波形下降沿觸發翻轉 根據 CP下降沿前 J、K 的狀態，確定下降沿后 Q 的狀態。74LS112雙JK觸發器 每個芯片內有兩個獨立的JK觸發器

8、。 每個JK觸發器 有各自的置 0 端 (清零端)和置 1 端 (預置端) , 低電平有效。 CP下降沿( )觸發器翻轉。JK觸發器邏輯符號 CPQJKSDRDQ基本RS觸發器導引電路21.1.3 D 觸發器1.電路結構反饋線D觸發器狀態表D Qn+1 0101上升沿觸發翻轉2. 邏輯功能74LS74雙D觸發器74LS74引腳圖 每個芯片內有兩個獨立的 D 觸發器。 CP上升沿( )觸發器翻轉。 每個 D 有各自的置 0 端和置 1 端, 低電平有效。D 觸發器邏輯符號DCPQQRDSDD 觸發器工作波形圖 CPDQ上升沿觸發翻轉21.1.4 觸發器邏輯功能的轉換1. 將JK觸發器轉換為 D

9、觸發器 當J=D，K=D時，兩觸發器狀態相同仍為下降沿觸發翻轉2. 將JK觸發器轉換為 T 觸發器(保持功能)(計數功能)當J=K時，兩觸發器狀態相同3. 將 D 觸發器轉換為 T觸發器觸發器僅具有計數功能。 即要求來一個CP， 觸發器就翻轉一次。CPQQD21.2 寄存器 寄存器是數字系統常用的邏輯部件，它用來存放數碼或指令等。它由觸發器和門電路組成。一個觸發器只能存放一位二進制數，存放 n 位二進制時,要 n 個觸發器。按功能分數碼寄存器移位寄存器21.2.1 數碼寄存器僅有寄存數碼的功能。 清零寄存指令通常由D觸發器或RS觸發器組成。并行輸入方式00001101寄存數碼1101觸發器狀態

10、不變10清零1100寄存指令取數指令1100并行輸出方式0000001110101111狀態保持不變21.2.2 移位寄存器不僅能寄存數碼，還有移位的功能。 所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數據就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器寄存數碼1. 單向移位寄存器清零1移位脈沖2341011 數據依次向左移動，稱左移寄存器，輸入方式為串行輸入。從高位向低位依次輸入數碼輸入1 0 1 100001. 單向移位寄存器5移位脈沖678清零1011數碼輸入1 0 1 1 再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式左移寄存器波形圖11

11、11011Q0Q3Q2Q11110待存數據1011存入寄存器從Q3取出011114 位左移移位寄存器狀態表0001123移位脈沖Q2 Q1 Q0移位過程Q3寄 存 數 碼 D001110000清 零110左移一位001011左移二位01011左移三位10114左移四位101并 行 輸 出再繼續輸入四個移位脈沖, 從Q3端串行輸出1011數碼。寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出 74LS194功能表并行輸入控制端輸出端左移串行輸入右移串行輸入74LS194型雙向移位寄存器21.3 計數器 計數器是數字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入

12、脈沖的個數，可用于定時、分頻、時序控制等。分類加法計數器減法計數器可逆計數器 (按計數功能 )異步計數器同步計數器(按計數脈沖引入方式) 二進制計數器十進制計數器 N 進制計數器(按計數制)21.3.1 二進制計數器 按二進制的規律累計脈沖個數, 它也是構成其他進制計數器的基礎。要構成 n位二進制計數器，需用 n個具有計數功能的觸發器。1. 異步二進制計數器異步計數器：計數脈沖CP不是同時加到各位觸發器。最低位觸發器由計數脈沖觸發翻轉，其他各位觸發器有時需由相鄰低位觸發器輸出的進位脈沖來觸發，因此各位觸發器狀態變換的時間先后不一，只有在前級觸發器翻轉后,后級觸發器才能翻轉。三位二進制減法計數器

13、狀態表二進制計數器：按二進制規律計數3 位異步二進制加法計數器1010 當J、K=1時，具有計數功能，每來一個脈沖觸發器就翻轉一次。CP計數脈沖在電路圖中J、懸空表示J、K=1。每來一個CP翻轉一次 當相鄰低位觸發器由1變 0 時翻轉下降沿觸發翻轉異步二進制加法計數器工作波形2分頻4分頻8分頻 Q0Q1Q2每個觸發器翻轉的時間有先后，與計數脈沖不同步。 每經一個觸發器，脈沖的周期就增加一倍，頻率減為一半。？各 D 觸發器已接成T觸發器，即具有計數功能。用D觸發器構成 3 位二進制異步加法計數器。2. 若構成減法計數器, CP 端又如何連接？思考1. 各觸發器的CP 端應如何連接？ 八進制異步減

14、法計數器電路 (a) D 觸發器構成；(b) JK觸發器構成74LS197集成4位異步二進制加法計數器 芯片內有一個二進制計數器和一個八進制計數器。 CP下降沿( )觸發器翻轉。 有置 0 端和置數端，低電平有效。2. 同步二進制計數器異步二進制加法計數器線路連接簡單。 各觸發器逐級翻轉，因而工作速度較慢。同步計數器：計數脈沖同時接到各位觸發器，各位觸發器狀態的變換與計數脈沖同步。同步計數器由于各觸發器同步翻轉，因此工作速度快，但接線較復雜。同步計數器組成原則: 根據翻轉條件,確定觸發器級間連接方式，找出J、K 輸入端的連接方式。2. 同步二進制計數器4 位二進制加法計數器的狀態表四位二進制同

15、步計數器級間連接的邏輯關系 由J、K端邏輯表達式，可得出四位同步二進制計數器的邏輯電路。（加法）（減法）由主從型 JK 觸發器組成的同步 4 位二進制加法計數器 計數脈沖同時加到各位觸發器上，當每個計數脈沖到來后，觸發器狀態是否改變要看J、K的狀態。與關系 74LS161型 4 位同步二進制計數器(a) 引腳排列圖； (b) 邏輯符號例: 分析圖示邏輯電路的邏輯功能,說明其用處。 設初始狀態為 000 。解：1. 寫出各觸發器J、K端和CP端的 邏輯表達式 CP0= CP K0 =1 J0 =Q2K1 =1 J1 =1CP1= Q0J2=Q0Q1K2 =1CP2= CP 解：當初始狀態為 00

16、0 時， 各觸發器J、K端和CP端的電平為 CP0= CP=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 CP1= Q0=0J2=Q0Q1=0K2 =1CP2= CP=0 011111CPJ2=Q0Q1K2 =1J1 = K1 =1K0 =1 J0 =Q2Q2 Q1 Q0011111011111111111011101011111000010012010301141005000由表可知，經5個脈沖循環一次, 為五進制加法計數器。2.列寫狀態轉換表，分析其狀態轉換過程CP1= Q0 由于計數脈沖沒有同時加到各位觸發器上，所以為異步計數器。異步五進制計數器工作波形21.3.2 十進制計

17、數器 計數規律：“逢十進一”。它是用4 位二進制數表示對應的十進制數，所以又稱為二十進制計數器。 4 位二進制數可以表示十六種狀態，為了表示十進制數的十個狀態，需要去掉六種狀態，具體去掉哪六種狀態，有不同的安排，這里僅介紹廣泛使用的 8421編碼的十進制計數器。十進制加法計數器狀態表1. 同步十進制計數器十進制同步加法計數器十進制同步計數器工作波形 常使用74LS160型同步十進制加法計數器, 其引腳排列及功能表與74LS161型計數器相同。2. 異步十進制計數器(1) 74LS290型二-五-十進制計數器邏輯功能及引腳排列110 10清零(1) R01、 R02 ： 置 0 輸入端。邏輯功能

18、0000R0高電平清零邏輯功能及外引線排列1 10置9(2) S91、 S02 ： 置 9 輸入端。邏輯功能1100邏輯功能及外引線排列(3) 計數功能0011邏輯功能0輸出五進制011輸入計數脈沖二進制計數輸入計數脈沖下降沿觸發翻轉0011輸出十進制8421碼異步十進制計數器輸入脈沖計數74LS290型計數器功能表清零置9輸入計數脈沖8421碼異步十進制計數器十分頻輸出(進位輸出)計數狀態計數器輸出(2) 74LS290的應用 引腳排列圖五進制輸出計數脈沖輸入異步五進制計數器工作波形21.3.3 任意進制計數器 反饋置 0 法：當滿足一定的條件時，利用計數器的復位端強迫計數器清零, 重新開始

19、新一輪計數。 利用反饋置 0 法可用已有的計數器得出小于原進制的計數器。 如：用一片74LS290可構成十進制計數器，再將十進制計數器適當改接, 利用其清零端進行反饋清零，則可得出十以內的任意進制計數器。N進制計數器的構成 例1：用一片74LS290構成十以內的任意進制計數器。解：六進制計數器六種狀態六個脈沖循環一次一般計數器有幾種狀態就稱為幾進制計數器。六進制計數器 當狀態 0110(6)出現時，將 Q2 = 1，Q1=1 送到清零端 R0(即R0=Q2 Q1) ,使計數器立即清零。狀態 0110僅瞬間存在。74LS290為異步清零的計數器反饋置 0 實現方法:六進制計數器七進制計數器 當出

20、現 0110(6)時，應立即使計數器清零，重新開始新一輪計數。 R0 = Q2 Q1。 當出現 0111(7)時，計數器立即清零，重新開始新一輪計數。R0 = Q2 Q1 Q0 。例2：用二片74LS290構成100以內的計數器。解：(1) 二十四進制計數器0010(2)0100(4)R0 = 2Q1 1Q2 解: (2) 六十進制計數器 個位為十進制，十位為六進制。個位的最高位 Q3 接十位的 CP0 ，個位十進制計數器經過十個脈沖循環一次，每當第十個脈沖來到后 Q3由 1 變為 0，相當于一個下降沿，使十位六進制計數器計數。經過六十個脈沖，個位和十位計數器都恢復為 0000。(3) 二五十

21、進制計數器RD高電平清零五進制五進制 每個芯片內有兩個十進制計數器。 每個十進制計數器包含一個二進制和一個五進制計數器。 二進制計數器和五進制計數器經適當連接可組成十進制計數器。下降沿翻轉二進制例3：用一片74LS390構成四十六進制計數器。十位 0100(4)個位0110(6)D (DOWN) 減法脈沖輸入端U(UP) 加法脈沖輸入端L(LOAD) 置數端CO 進位端BO 借位端C(CLR) 清零端 74LS192引腳排列圖十進制同步加 / 減計數器 74LS192功能表十進制同步加 / 減計數器21.3.4 環形計數器工作原理：先將計數器置為Q3 Q2 Q1 Q0=1000 而后每來一個C

22、P，其各觸發器狀態依次右移一位。即1000010000100001環行計數器工作波形 環形計數器可作為順序脈沖發生器。21.3.5 環形分配器K0 = Q2 J0 =Q2 J1 =Q0J2 =Q1 K1 =Q0 K2 =Q1J0K0J1K1J2K2環行分配器工作波形可產生相移為 的順序脈沖。21.5 由555定時器定時器組成的單穩 態觸發器和無穩態觸發器 555定時器是一種將模擬電路和數字電路集成于一體的電子器件。用它可以構成單穩態觸發器、多諧振蕩器和施密特觸發器等多種電路。 555定時器在工業控制、定時、檢測、報警等方面有廣泛應用。21.5.1 555定時器(1) 分壓器：由三個等值電阻構成

23、。(2) 比較器：由電壓比較器C1和C2構成。(3) RS觸發器。(4) 放電管T。48+C1+C2S5kTRD2567315k5kSDQQRVAVB輸出端 電壓控制端 高電平觸發端低電平觸發端放電端UCC分壓器比較器RS觸發器放電管地(復位端)RD555定時器功能表 單穩態觸發器只有一個穩定狀態。在未加觸發脈沖前，電路處于穩定狀態；在觸發脈沖作用下，電路由穩定狀態翻轉為暫穩定狀態，停留一段時間后，電路又自動返回穩定狀態。 暫穩定狀態的長短，取決于電路的參數，與觸發脈沖無關。21.5.2 由555定時器組成的單穩態觸發器單穩態觸發器一般用做定時、整形及延時。接通電源2/3 UCC01101Q=

24、0導通1穩定狀態21.5.2 由555定時器組成的單穩態觸發器21.5.2. 由555定時器組成的單穩態觸發器Q=01101Q=1截止00012/3 UCC 單穩態觸發器(a) 電路；(b) 輸入輸出波形tp=RC ln3=1.1RC 暫穩態的長短取決于RC時間常數。應用1：單穩態觸發器構成定時檢測。應用2：單穩態觸發器構成短時用照明燈。若S未按下, 則 uI = 1 。若S按下, 則 uI = 0。 燈亮的時間為tp = 1.1 R C應用3：抗干擾的定時電路。 在工業控制中，周圍環境往往存在大量的干擾信號，如高頻火花、電磁波等，必須要提高控制所用的定時電路的抗干擾能力。21.5.3 由555定時器組成的多諧振蕩器 多諧振蕩器是一種無穩態觸發器,接通電源后，不需外加觸發信號，就能產生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。 多諧振蕩器是一種常用的脈沖波形發生器，觸發器和時序電路中的時鐘脈沖一般由多諧振蕩器產生的。uCR1R2.+接通電源通電前uC=00111002/3 UCCRD=1SD=0C充電C放電11/3 UCC21.5.3 由555定時器組成的多諧振蕩器tp1tp22/3UCC1/3UCCQ=1Q=0Q=0Q=1tp1=(R1+R2)C ln2=0.7(R1+R2)Ctp2=R2C ln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通