1、數字邏輯第 2 章業與習題1）填空1傳統的輯函數的表示方法有 、 、 和 。2邏輯變和函數只有 的邏輯狀態。兩種取值，而且它們只是表示兩種不同3邏輯函 F AB CD ，其反函數 F =，其對偶式 F*=。4函 F AB AC CD ADE 的最簡與或式是 。 2）單選1函 F AB 最簡與或式為（ 1 0 以上均不是2邏輯函 F ( A 當 ABC 的取值為（ ）時，F 。 000 011 101 1113函數 A 與 （ 互為反函數 3）問答計算題 互為對偶式 相等 答案都不正確。1將邏輯函數 ABC 寫成標準與或表達式。2推導出函數 AB BC AC 最簡與或式。3列出下問題的真值表，利

2、用最小項推導法寫出其邏輯函數表達式，并 利用公式簡化法進行簡化。然后寫出完整的 Verilog HDL 程序。有 3 個溫度檢測器，當檢測的溫度超過 時，溫度檢測器輸出信號為 1； 低于 60時，輸出為 0。當兩個或兩個以上的溫度檢測器的輸出為 時，總控制 器的輸出為 1以控制調控設備，使溫度降低到 60以下。4用公式證明下列等式：BC D ACD ABCD ABCD BCD BCD B 5用 if 語句設計一個二選一的總線選擇器，當選擇信號 為“1”時，輸 出 qout3:0等于輸入 ；當 為0”時，輸 qout3:0等于 0。下面程 序是否正確？若不正確一一指明出錯的語句并給出完整的正確程

3、序嘗試用 Quartus 軟件輸入源程序并進行編譯，確保編譯通過。module qout; data;input data)beginif(sel) qout=data;6若要設一個帶異步清零和異步預置的 位二進制加法計數器，觸發信 號均為上升沿觸發下面程序是否正確？若不正確一一指明出錯的語句并給 出完整的正確程序嘗試用 Quartus 軟件輸入源程序并進行編譯確保編譯通 過。module output output data;input load,reset,clk; always (posedge clk)if (qout=8begin cout=1; endbegin cout=0; e

4、ndalways reset)qout=0;always load)qout=data;endmodule1）填空和 。1邏輯函表達式的標準形式有和 。2邏輯函化簡的常用方法有的反函數=3函 F ) D 4若邏輯數 B D ，則其反函數=。5函數 F=AB+BC+AC 的反函數的與或表達式為 。6若邏輯數 F=A+BC，則其或與形式是 。2）單選1函數 F (A，C)=(1，3，5，7，8910，14，15) 的最簡 與非實現是（ F F AD AB AC F F 2函數 (A，C，)=m(0，1，3，6，8，13，15)+d(10)的簡化 與或表達式是（ F AB ABD ACD F AB

5、ABD ABD F AB ABD D F AB D D BC D 3邏輯函 F ( ) 反函數為（ ( ) ( ) D ( ) ( ) DE4 能使邏輯函數 F A B A B A 為零的變量（順序為 ABC）組合是（ 011，110 110，101 010，001，100 110，101，1115下列函數中（ ）式是函 的最小項表達式。 ABC BC AC ABC Z ABC 6函數 A 是最簡（ ）表達式。 或與 與或非 與非與非 或非或非 7在下列表達式中，可以全部用或非邏輯實現的是（ AB F F AB Z ABC ABC 8能使邏函數 F = B C D 均為 的輸入變量組合是（ 1

6、101，0001，1000 1110，0110，1111 1100，1110，1010，1011 1111，1001，1010，00009n 個變量可以構成（ ）個最小項。 n 2n 2n 2-110邏輯函數 F B 與 G = 滿足（ ）關系。 互非 對偶 相等 無任何關系 11標準與或式是由（ ）構成的邏輯表達式。 最大項之積 最小項之積 最大項之和 最小項之和 12標準或與式是由（ ）構成的邏輯表達式。 最大項之積 3問答與計算題 最小項之積 最大項之和 最小項之和1 邏輯數中 3 種最基本的邏輯運算是什么？2 什么真值表，它有什么用處？3 什么最小項，它有什么性質？4 什么最大項，它有

7、什么性質？5 什么最簡與或表達式？化簡邏輯函數表達式的意義是什么？6 若 XF ，則 F 和 G 為多少？給出推導過程。7 列出述問題的真值表，寫出其邏輯函數表達式并利用公式簡化法進行 簡化。然后寫出完整的 Verilog 程序。（1）有 3 輸入信號 、B，如果這 3 輸入信號均為 0 其中一個為 1 ，輸出信號 Y，其余情況下 Y。（2）有 3 輸入信號 、B，當這 3 個輸入信號出現奇數個 時，輸出 =1，其余情況 Y。8 用真表證明下列表達式（1）AB AC BC )( A )（2）（3）A A B AB AC ABC 9 直接出下列各函數的反函數表達式及對偶表達式 （1） F ( )

8、 B（2）（3）F C F BC D 10 用式法證明下列各等式（1）（2） ) D A BC BC11 用式法化簡下列各式（1）（2）（3）F BC AB AC BC F ABC ACF )( A )( B D )12 一完整的 Verilog HDL 計模塊包括哪幾個部分？13 Verilog HDL 模塊的各端口數據流動方向包括哪幾種？14 Verilog HDL 的信號的數據類型主要有哪些？15 什叫做順序語句？什么叫做并行語句？16 判下列 Verilog 標識符是否合法，如有錯誤則指出原因。 （1）A_B_C, _A_B_C, 1_2_3, _1_2_3（2） 74HC575, 7

9、4HC245，（3）CLR/RESET, IN4/SCLK, D100%17 邏運算符把它的操作數當作什么變量來處理？對于不確定的操作數 是怎樣處理的？進行邏輯運算后的結果為什么值？18 縮運算符和位運算符有何區別？19 型變量與 nets 型變量的主要區別有哪些？20 非塞賦值與阻塞賦值方式的主要區別有哪些？一般在可綜合風格的 模塊中使用哪種賦值方式更容易綜合？21 case 語句與 語句有什么區別？各適于什么場合？采用哪種語句 耗用器件邏輯資源更少？22 什是同步清零和異步清零？各適于什么場合？23 試表格形式列出任務與函數的主要區別。24 Verilog HDL 型一共有哪幾種抽象級別？

10、分別描述的是什么模型？你 認為一般采用什么描述級別更合適？為什么？25 選 1 據選擇器可以有哪幾種描述方法？各有何特點？26 怎減少器件邏輯資源的耗用？27 在合邏輯電路的設計中，應怎樣做才能有效避免生成隱含鎖存器？ 28 在試文件中，生成時鐘信號通常有哪兩種方法？假如要生成周期為20ns 的時鐘信號 ，試給出完整的程序（調用源程序的語句可用省略 號代替29 簡組合邏輯電路的分析方法和傳統的設計方法。303132108 10101610108 10101610數字邏輯與路復習題第一章數字邏輯礎（數制與碼）一選題1以下代中為無權碼的為。A 碼B C 余三碼D 格雷碼2以下代中為恒權碼的為AB

11、B. 5421BCD 碼。C. 余三碼D. 格雷碼3一位十進制數可以用 B. C位二進制數來表示。C. D. 164十進制 25 碼表示為B。 10 0010 100101 D. 101015在一個 8 的存儲單元中，能夠存儲的最大無符號整數是CD。A.（256） B.（） C.（）16 D.（255）106與十進數（） 等值的數或代碼為 ABCD。 (0101 B.(35.8)16 C.(110101.1)2 D.(65.4)87 與 八 進 制 數 ( 3 ) 等 值 的 數 為 ：8A B。A.(100111.011)2 C.(27.3 )16 D. (100111.11)28.常 用

12、的 BC D 有C D。二判題正打，誤打）1. 方波的占空比為 5 ）2. 8421 碼 0001 ）3. 數字電路中用“”和“”分別表示兩種狀態,者無大小之分 ） 4格雷碼有任何相鄰碼只有一位碼元不同的特性 ）5八進制（17） 比十進制數17） 小）6當傳送進制數 5 ，在 8421 校驗碼的校驗位上值應為 1）7十進制（9） 比十六進制數（9） 小）8 8421 奇校驗碼在傳送十進制數） 時，在校驗位上出現了 1 時，表明在傳送過 程中出現了錯誤 ）三填題2 8 ) 8 2 1016) 108 ) 162 8 10) 8421BCD2 8 10) 2 8 ) 8 2 1016) 108 )

13、 162 8 10) 8421BCD2 8 10) 1. 數字信號的特點是在時間上和幅值上都是斷續變化的，其高電平和低電平常和用 10 來表示。2. 分析數字電路的主要工具是 路。邏輯代數，數字電路又稱作邏輯電3. 在數字電路中用的計數制除十進制外二進制、 八進制、十六進制。4. 常用的 BCD 有 、 碼、 碼、 余三碼等。常用的可靠性代碼有格雷碼、奇偶校驗碼。5. （. 1011） = () = ( B2.B166. . = （） = (29.5 ) = ( 1D.8) = (8421BCD7. （39.75 （ ）= ( ) = (27.C168. . C) = （ 1011110.11

14、8421BCD） =( ) = ( ) = ( 9. 0111 = （1001110） (116) = (78) =(16四思題1 在數字系統中為什么要采用二進制？因為數字信號有在時間和幅值上離散的特點正好可以用二進制的 和 來表示 兩種不同的狀態。2 格雷碼的特點是什么？為什么說它是可靠性代碼？格雷碼的任意兩組相鄰代碼之間只有一位不同各位都相同是一種循環碼。 這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。 3 奇偶校驗碼的特點是什么？為什么說它是可靠性代碼？奇偶校驗碼可校驗二進制信息在傳送過程中 的個數為奇數還是偶數而發現可 能出現的錯誤。第一章數字邏輯礎（函數與簡

15、）一選題1.以 下 表 達 式 中 符 合 邏 輯 運 算 法 則 的 是D。 C 2B. 1 +1 = 10 C. 0 1 D. A +1= 12. 邏輯變量的取值和可以表示：ABCD。 開關的閉合、斷開B. 電位的高、低C. 與假D. 流的有、無3. 當邏輯函數有 個變量時，共有D 個變量取值組合？ n B. 2n C. nD. 2n4. 邏輯函數的表示方法中具有唯一性的是AD。A . 真值表B. 表 達 式C. 輯 圖D. 諾 圖5. = A +BD+CDE+ A D 。AB DB. A DC. )( D. )6. 邏輯函數 F=A ( )。 B B. A C. 7求一個輯函數 對偶式，

16、可將 中的 BD.。A BA . “” 換成 “+”，“+” 換成 “”B. 原 變 量 換 成 反 變 量 ， 反 變 量 換 成 原 變 量 C. 變 量 不 變D. 常 數 中 ” 換 成 “ 1 1 成 “ 0 E. 常 數 不 變8A+BC =。A 、 A + B B A + C A + A 9 在 何 種 輸 入 情 況 下 ， 與 非 ” 運 算 的 結 果 是 邏 輯 。D、 B+ A全部輸入是 0 B.任一輸入是 0 僅一輸入是 0 D.全部輸入是 11 0 在 何 種 輸 入 情 況 下 ， “ 或 非 ” 運 算 的 結 果 是 邏 輯 。 A全部輸入是 0 B.部輸入是

17、 1 C.任一輸入為 0，其他輸入為 1 D.任一輸入為 1 二判題正打 錯的）1 輯變量的取值，比大 2 或函數與同或函數在邏輯上互為反函數 3若兩個數具有相同的真值表，則兩個邏輯函數必然相等 4因為邏表達式 A+B+AB=A+B 立，所以 AB=0 成立 ）5若兩個數具有不同的真值表，則兩個邏輯函數必然不相等 ）6若兩個數具有不同的邏輯函數式，則兩個邏輯函數必然不相等 ）7邏輯函兩次求反則還原，兩次作對偶式變換也還原為它本身 ）8邏輯函 Y=A B A B+ C+B 已是最簡與或表達式 ）9因為邏表達式 AB +AB=A+B+AB 成立，所以 AB= 成立 ）10 邏 數 Y=AB+ 利

18、令 A=BC 入 得 B + BC B+ B C+B B C+B C 成立 三填題）1. 邏輯代數又稱為布爾代數。最基本的邏輯關系有 與、 或、非三種。常用的導出邏輯運算為與非、或非、與或非、同或、異或。2. 邏輯函數的常用表示方法有邏輯表達式、真值表、邏輯圖。律3. 邏輯代數中與普通代數相似的定律有 。摩根定律又稱為反演定律。交換律、分配律、結合4. 邏輯代數的三個重要規則是代入規則、 對偶規則、反演規則。5邏輯函 F= A C D 的反函數6邏輯函 F=A（ 的對偶函數是。7添加項公式C+BC=AB+ A C的對偶式為。8邏輯函 F= 。9邏輯函 F=AB AB AB。10 已 知 函 數

19、 的 對 偶 式 為 BC， 則 它 的 原 函 數 為。四思題1. 邏輯代數與普通代數有何異同？都有輸入輸出變量，都有運算符號，且有形式上相似的某些定理，但邏輯代數的取 值只能有和兩種，而普通代數不限，且運算符號所代表的意義不同。2. 邏輯函數的三種表示方法如何相互轉換？通常從真值表容易寫出標準最小項表達式，從邏輯圖易于逐級推導得邏輯表達式，從 與或表達式或最小項表達式易于列出真值表。3. 為什么說邏輯等式都可以用真值表證明？因為真值表具有唯一性。4. 對偶規則有什么用處？可使公式的推導和記憶減少一半，有時可利于將或與表達式化簡。第二章邏輯門電一選題I I 1. 三態門輸出高阻狀態時，是正確

20、的說法。 用電壓表測量指針不動 B. 相于懸空 2. 以下電路中可以實現“線與”功能的有 C. 壓不高不低 。D. 測量電阻指針不動 與 非 門B. 三 態 輸 出 門C. 集 電 極 開 路 門D. 漏 開 路 門3 以下電路中常用于總線應用的有。門門C.漏 極 開 路 門 與 非 門4 邏 輯 表 達 式 Y=A B 可 以 用實 現 。 或 門B. 門C. 與 門5在正邏系統中 電路的以下輸入中相當于輸入邏輯“1”。A.懸空B.經C.經 電阻接地D.經 電阻接地6對 與非門閑置輸入端的處理，可以。A.接電源C.接地B.通過電阻 3k 接電源7要 與非門工作在轉折區，可使輸入端對地外接電阻

21、 I。 O B. O O F R RO D. O 二判題正打 錯的）1TTL 與非門的多余輸入端可以接高電平 V ）2 與非門的輸入端懸空時相當于輸入為邏輯 ）3普通的輯門電路的輸出端不可以并聯在一起，否則可能會損壞器件 ） 4兩輸入四與非門器件 74LS00 與 邏輯功能完全相同 ）5CMOS 或非門與 TTL 或非門的邏輯功能完全相同 ）6三態門三種狀態分別為：高電平、低電平、不高不低的電壓 7TTL 集電極開路門輸出為時由外接電源和電阻提供輸出電流）8一 門電路的輸出端可以直接相連，實現線與）9CMOS 門（漏極開路門）的輸出端可以直接相連，實現線與 10 門（集電極開路門）的輸出端可以

22、直接相連，實現線與三填題）1. 集電極開路門的英文縮寫為門，工作時必須外加電源和負載。2OC 門稱為集電極開路門門，多個 OC 門輸出端并聯到一起可實現線與功能。3 與非門電壓傳輸特性曲線分為飽和區、轉折區、線性區、 截止區。第三章組合邏輯路D.D.一選題1. 下列表達式中不存在競爭冒險的有。 Y = A B. Y B C C.Y = A C A D. Y (A +) A2. 若在編碼器中有 個編碼對象，則要求輸出二進制代碼位數為3. 一個 16 1 數據選擇器，其地址輸入（選擇控制輸入）端有4. 下列各函數等式中無冒險現象的函數式有 。位。個。 = + + ABB. AC + BC + AB

23、C.E. = AC + BC AB + AB F = + AC + + AB + = + AC + AB 5. 函數 = + AB BC，當變量的取值為ACD時，將出現冒險現象。 B C 1 B. B= C 0 C. A ， C 0 D. A= 0 ， B 06. 四選一數據選擇器的數據輸出 Y 與數據輸入 Xi 和地址碼 Ai 之間的邏輯表達式為A。A A X + A A X A A X A A X 1 03B.A X C.A XD.A A 1 07. 一個 選一數據選擇器的數據輸入端有個。8. 在下列邏輯電路中，不是組合邏輯電路的有D。9. 八路數據分配器，其地址輸入端有10. 組合邏輯電

24、路消除競爭冒險的方法有CAB個。二判題正打 錯的）1. 優先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效 ）2. 編碼與譯碼是互逆的過程）3. 二進制譯碼器相當于是一個最小項發生器，便于實現組合邏輯電路 ）4. 半導體數碼(顯示器的工作電流大，每筆劃約 10mA 左右，因此，需要考慮電 流驅動能力問題 ）5. 共陰接法 LED 數碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動。 （ ）6. 數據選擇器和數據分配器的功能正好相反，互為逆過程）7. 用數據選擇器可實現時序邏輯電路）8. 組合邏輯電路中產生競爭冒險的主要原因是輸入信號受到尖峰干擾） 三填題1. LED 數碼顯示器的

25、內部接法有兩種形式：共陰接法和共陽接法。2. 對于共陽接法的 LED 數碼顯示器，應采用 器。低電平電平驅動的七段顯示譯碼3. 消除竟爭冒險的方法有修改邏輯設計、接入濾波電容、加選通脈沖一選題等。第四章 序邏輯電路（觸器）1. N 個觸發器可以構成能寄存 NB位二進制數碼的寄存器。2. 一個觸發器可記錄一位二進制代碼，它有C個穩態。3. 存儲 位二進制信息要D個觸發器。4. 對于 T 觸發器，若原態 Qn=0，欲使新態 ，應使輸T 。 0 C. D.Q對于 T 觸發器，若原態 Qn=1，欲使新態 ，應使輸T =A D。 0 C. D.Q6. 對于 D 觸發器，欲使 Qn+1=Qn，應使輸入 D

26、=C。 0 C. D.Q7. 對于 觸器，若 J=K，則可完成 C觸發器的邏輯功能。8. 欲使 觸器按 Qn+1=Qn 作，可使 JK 發器的輸入端ABDE。 = 0 = Q K=QC. J Q K Q J = Q K = 0 J , K=Q9. 欲使 觸器按 Qn 作，可使 JK 觸發器的輸入端ACDE。 = 1 = Q K=QC. J Q K Q J = Q K = 1 J , K= Q10. 欲使 JK 發器按 Qn+1=0 作，可使 JK 觸發器的輸入端BCD。 = 1 = Q K= Q C. = Q K= 1 = 0 , K = J = 111. 欲使 JK 發器按 Qn+1=1 作

27、，可使 JK 觸發器的輸入端。 = 1 = 1 , K = C. = Q J K= J =Q K R S SR R S SR 12. 欲使 D 觸發器按 Qn 作，應使輸入 D。 0 D.Q13. 下列觸發器中，沒有約束條件的是D。 基 本 R S 觸 發 從 R S 觸 發 C. 同 步 觸 發 器 邊 沿 D 觸 發 器14. 描述觸發器的邏輯功能的方法有ABCD。 狀 態 真 表 特 性 方 C. 狀 態 轉 換 圖 狀 態 轉 換 卡 諾 圖15. 為實現將 JK 發器轉換為 D 觸發器，應使A。 = D K= K D , =C. J D D. J 二判題正打 錯的）1. D 觸發器的

28、特性方程為 ，與 無關，所以它沒有記憶功 ）2. RS 發器的約束條件 RS=0 表不允許出現 的輸入 ）3. 主從 觸器、邊沿 JK 觸發器和同步 JK 觸器的邏輯功能完全相同 ） 4. 若要實現一個可暫停的一位二進制計數器，控制信號 A=0 計數，A=1 保持，可選用 T 觸發器，且令 T=A）5. 由兩 TTL 或非門構成的基 觸發器 R=S=0 發器的狀態為不6. 對邊沿 觸器，在 為高電平期間， J=K=1 時，狀態會翻轉一次 ） 三填題1觸發器 2 個穩態，存儲 位二進制信息要 8 個觸發器。2一個基 RS 發器在正常工作時，它的約束條件是 + ，則它不允許輸入 =0的信號。且 =

29、 3觸發器有兩個互補的輸出端 QQ 定義觸發器的 1 狀態為 Q=1Q ，0 態為Q=0 Q =1，可見觸發器的狀態指的是端的狀態。4一個基本 RS 發器在正常工作時不允許輸入 R=S=1 的信號因此它的約束條件是RS=0。第四章 序邏輯電路（分與設計）一選題1同步計器和異步計數器比較，同步計數器的顯著優點是A。工作速度高B.觸發器利用率高C.電路簡單D.不受時鐘 控制。2把一個進制計數器與一個四進制計數器串聯可得到D 進制計數器。3下列邏電路中為時序邏輯電路的是。Z Z 4. N 個觸發器可以構成最大計數長度（進制數）為 的計數器。5. N 個觸發器可以構成能寄存 N位二進制數碼的寄存器。6

30、五 D 觸發器構成環形計數器，其計數長度為 。7同步時電路和異步時序電路比較，其差異在于后者。8一 碼計數器至少需要個觸發器。9.欲設計 0，1，2，34，5，6，7 這幾個數的計數器，如果設計合理，采用同步二進制計數器，最少應使用級觸發器。108 移位寄存器，串行輸入時經個脈沖后，8 數碼全部移入寄存器中。11用二進制異步計數器 0 加法，計到十進制 178則最少需要 器。個觸發12某移位寄存器的時鐘脈沖頻率為 ，欲將存放在該寄存器中的數左移 8 位，完成該操作需要時間。若用 JK 發器來實現特性方程 n AQ n + AB，則 端的方程為 。A.J=AB， + B.J=AB，ABC.J=

31、+ ， D.J= AB ，K=AB14若要設計一個脈沖序列為 1101001110 的列脈沖發生器應選用 器。二判題正打 錯的）1同步時序電路由組合電路和存儲器兩部分組成 ）個觸發2組合電路不含有記憶功能的器件）3時序電路不含有記憶功能的器件 ）4同步時序電路具有統一的時鐘 制）N N 5異步時序電路的各級觸發器類型不同）6環形計數器在每個時鐘脈沖 用時，僅有一位觸發器發生狀態更新 ）7環形計數器如果不作自啟動修改，則總有孤立狀態存在 8計數器的模是指構成計數器的觸發器的個數 ）9計數器的模是指對輸入的計數脈沖的個數）10D 觸發器的特征方程 Q + 1 = ， 與 Q 無 關 ， 所 以 ，

32、 D 觸 發 器 不 時序 電 路 ）11在同步時序電路的設計中，若最簡狀態表中的狀態數為 2N，而又是用 N 級觸發器來實現其電路，則不需檢查電路的自啟動性）12把一個 5 制計數器與一個 進制計數器串聯可得到 進制計數器）13步二進制計數器的電路比異步二進制計數器復雜所以實際應用中較少使用同步二進制計數器）14利用反饋歸零法獲得 N 進制計數器時，若為異步置零方式，則狀態 只是短暫的過渡狀態，不能穩定而是立刻變為 0 狀態 三填題）1寄存器按照功能不同可分為兩類：移位寄存器和數碼寄存器。2字電路按照是否有記憶功能通常可分為兩類： 序邏輯電路。3由四位移位寄存器構成的順序脈沖發生器可產生組合

33、邏輯電路個順序脈沖。、時4序邏輯電路按照其觸發器是否有統一的時鐘控制分為同步時序電路和異步時序電路。第五章 導體存儲器一選題1一個容為 1K8 的存儲器有個存儲單元。 8 8K 8000 D. 81922要構成量為 4K 的 RAM，需要片容量為 2564 的 RAM。 2 B. 4 C. 8 D. 323尋址容為 16K8 的 需要根地址線。 4 B. 8 C. 14 D. 16 E. 16K4若 RAM 的地址碼有 8 位，行、列地址譯碼器的輸入端都 4 ，則它們的輸出線（即字線+位線）共有條。 8 B. 16 C. 32 D. 2565某存儲具有 8 地址線和 8 雙向數據線，則該存儲器

34、的容量為 B. 8K8 C. 2568 D. 256。6. 采用對稱雙地址結構尋址的 10241 的存儲矩陣有C。 10 行 列B. 5 行 5 C. 32 行 列D. 行 列7隨機存存儲器具有功能。讀/寫B.無讀寫C.只讀D.只寫8欲將容量為 1281 RAM 展為 10248則需要控制各片選端的輔助譯碼器的輸出端數為。 1 2 C. 3 D. 89欲將容量為 2561 RAM 展為 10248則需要控制各片選端的輔助譯碼器的輸入端數為 。A.4 B.2 D.810只讀存儲器 ROM 在運行時具有 讀/無寫B. 無讀寫功能。C. 讀/寫D. 無讀/無寫11只讀存儲器 ROM 中的內容，當電源

35、斷掉后又接通，存儲器中的內容。全部改變B.全部為 0 C.不可預料D.保持不變12隨機存取存儲器 RAM 中的內容，當電源斷掉后又接通，存儲器中的內容 。全部改變B.全部為 1 C.不確定D.保持不變13一個容量為 5121 靜態 RAM 具有。地址線 9 ，數據線 1 根 C.地址線 512 根，數據線 9 根地址線 1 根，數據線 根 D.地址線 9 根，數據線 14用若干 RAM 現位擴展時，其方法是將相應地并聯在一起。地址線B.數據線C.片選信號線D.讀寫線15PROM 的與陣列（地址譯碼器）是B。全譯碼可編程陣列 C.非全譯碼可編程陣列B. 全譯碼不可編程陣列 D.非全譯碼不可編程陣

36、列二判題正打，誤打）1. 實際中，常以字數和位數的乘積表示存儲容量 ）2. 由若干位存儲單元組成，每個存儲單元可存放一位二進制信息 ）f f f uf f f u3. 動態隨機存取存儲器需要不斷地刷新，以防止電容上存儲的信息丟失）4. 用 片容量為 16K8 RAM 成容量為 32K8 的 RAM 位擴展 5. 所有的半導體存儲器在運行時都具有讀和寫的功能）6. ROM RAM 存入的信息在電源斷掉后都不會丟失 ） 7. 中的信息，當電源斷掉后又接通，則原存的信息不會改變）8. 存儲器字數的擴展可以利用外加譯碼器控制數個芯片的片選輸入端來實現。（）9. PROM 或陣列（存儲矩陣）是可編程陣列）10. ROM 的每個項（地址譯碼器的輸出）都一定是最小項習題第七章 AD-DA一選題）1一個無符號 8 位數字量輸入的 DAC，其