1、 一種相變存儲器的驅(qū)動電路設(shè)計相變存儲器（PC2RAM）是一種新型半導(dǎo)體存儲器，在研發(fā)下一代高性能不揮發(fā)存儲技術(shù)的激烈競爭中，PC2RAM 在讀寫速度、讀寫次數(shù)、數(shù)據(jù)保持時間、單元面積、功耗等方面的諸多優(yōu)勢顯示了極大的競爭力，得到了較快的發(fā)展。相變存儲器是利用加工到納米尺寸的相變材料在晶態(tài)與非晶態(tài)時不同的電阻狀態(tài)來實現(xiàn)數(shù)據(jù)存儲。讀、寫操作是通過施加電壓或電流脈沖信號在相變存儲單元上進行的。相變存儲單元對驅(qū)動電路產(chǎn)生的驅(qū)動電壓或電流十分敏感，因此，設(shè)計一個性能優(yōu)良的驅(qū)動電路成為實現(xiàn)芯片功能的關(guān)鍵。本文介紹了一種新型的、結(jié)構(gòu)簡單的相變存儲器驅(qū)動電路設(shè)計，該電路采用電流驅(qū)動方式，主要包括基準(zhǔn)電壓電路

2、、偏置電流電路、電流鏡電路及控制電路。圖 1 為相變存儲器內(nèi)部結(jié)構(gòu)框圖，主要包括相變存儲單元陣列（1r1tarray）、地址解碼器（rowdec 和 columndec）、讀寫驅(qū)動電路（drv8）、驅(qū)動控制電路（drvcon）和讀出放大電路（sa8）。相變存儲單元陣列包括字線、位線和處在字線與位線的交叉區(qū)的相變存儲單元，每一個存儲單元包括一條字線、一個選通管及一個相變電阻，并且每一個相變電阻均可在非晶態(tài)與晶態(tài)之間進行編程；地址解碼器解碼輸入行地址，以選擇每個存儲單元的字線，位選擇電路根據(jù)輸入的列地址，選擇一條位線；驅(qū)動電路生成將所選存儲單元編程為非晶態(tài)或晶態(tài)的寫電流，以及讀出被編程后的存儲單元

3、狀態(tài)的讀電流；驅(qū)動控制電路由控制邏輯與脈沖信號發(fā)生器組成，用于產(chǎn)生一定脈沖寬度的讀/寫脈沖，其中，寫過程包括寫“0”、寫“1”兩種情況（Set 和 Reset），對應(yīng)相變單元在晶態(tài)（低阻）及非晶態(tài)（高阻）之間的轉(zhuǎn)換。1.2 驅(qū)動電路本文所設(shè)計的相變存儲器驅(qū)動電路主要結(jié)構(gòu)如圖 2 所示。首先，由帶隙基準(zhǔn)電壓電路 bgn 生成高精度的基準(zhǔn)電壓 Vref,接著，該基準(zhǔn)電壓通過一級偏置電流產(chǎn)生電路偏置產(chǎn)生高精度的偏置電流 Ibias, 偏置電流輸出給后級用于最終驅(qū)動的電路 drv。drv 由兩級電流鏡電路組成，每一級有三個電流鏡結(jié)構(gòu)，可分別用于產(chǎn)生大小不同的 Read、Set、Reset 電流，drv

4、con 用于控制產(chǎn)生所需的電流脈沖。基準(zhǔn)電壓電路如圖 3 所示，主要由控制電路、核心電路、提高電源抑制比（PSRR）電路及啟動電路組成。該電路最終可產(chǎn)生高精度的基準(zhǔn)電壓輸出，在溫度為10 120時，具有 613106/ 的溫度系數(shù)，在電源電壓為 310316V 變化時基準(zhǔn)輸出隨電源電壓變化僅為 010101%/V,PSRR 為 69dB。各種工藝偏差均較小，相對 TT 模型的最大偏差為 01002311,是一種低溫度系數(shù)，高電源抑制比的帶隙基準(zhǔn)電壓源。圖 4 和圖 5 分別給出該帶隙基準(zhǔn)電壓的溫度特性曲線及電源抑制特性曲線。 1.2.2 偏置電流偏置電流產(chǎn)生電路如圖 6 所示，其實現(xiàn)方法主要是

5、通過差分運放的負反饋及電流鏡的映射實現(xiàn)，通過前級電壓輸出給 AMP 一端，經(jīng)負反饋電路得到 AMP 另一端輸出電壓等于 Vref,該電壓加在高精度電阻 R 上，得到一高精度的電流，經(jīng)電流鏡電路映射最終得到兩路電流輸出 IOUT1,IOUT2,其中，IOUT1 用于后級驅(qū)動的電流鏡電路所需的偏置，IOUT2 則用于讀出放大時所需的偏置。該兩路電流均為高精度的。圖 7 和 8 為電流的輸出特性曲線。 1.2.3 電流鏡 驅(qū)動電流的產(chǎn)生主要是根據(jù)電流鏡的映射實現(xiàn)的，基本原理如圖 9 所示。具體實施時，采用了兩級電流鏡結(jié)構(gòu)，第一級為由 NMOS 管形成的電流鏡，第二級為由 PMOS 管形成的電流鏡。由

6、基準(zhǔn)電流源電路產(chǎn)生的基準(zhǔn)電流，通過兩級映射后產(chǎn)生的電流最終耦合至位線，加到相變單元上。該兩級電流鏡電路，最終產(chǎn)生用于 Set、Reset 和 Read 的大小不同的驅(qū)動電流，且在第一級電流鏡電路與第二級電流鏡電路間加入控制開關(guān) SWITCH1、SWITCH2 和 SWITCH3,這些控制開關(guān)的打開與關(guān)閉由驅(qū)動控制電路部分發(fā)出的脈沖信號進行控制，使加到相變單元上的脈沖信號具有一定脈寬與脈高，實現(xiàn) Set、Reset 和 Read操作。進行寫操作時，以 Reset 為例，需要施加一個短而強的電壓或電流脈沖，電能轉(zhuǎn)變成熱能，使相變材料的溫度升高到熔化溫度以上，經(jīng)快速冷卻，可以使多晶的長程有序遭到破壞

7、，從而實現(xiàn)由多晶向非晶的轉(zhuǎn)化，低阻變?yōu)楦咦琛Ｊ紫韧ㄟ^解碼電路輸出的高電平將選通管 NT 打開，隨后通過驅(qū)動控制電路將 SWITCH1 打開，而 SWITCH2 和 SWITCH3 此時則處于關(guān)閉狀態(tài)，這樣，由 PMOS 管 P0 和 P1 形成的電流鏡，產(chǎn)生一定大小的并且一定倍數(shù)于基準(zhǔn)電流 IOUT1 的電流 I1。同樣的，由 NMOS 管 N1 和N4 形成的電流鏡將 I1 再次鏡像得到所需的 Reset 電流 I1，I1通過打開的傳輸門 TG 及打開的選通管NT 施加到相變單元中的相變材料上，從而使相變材料發(fā)生相變，SWTICH1 的時序決定了所施加的 ResetSet 時，需要施加一個長

8、且強度中等的電壓或電流脈沖，相變材料的溫度升高到結(jié)晶溫度以上、熔化溫度以下，并保持一定的時間（一般大于 50ns），使相變材料由非晶轉(zhuǎn)化為多晶，高阻變?yōu)榈妥琛＞唧w實施時，SWITCH1 和 SWITCH3 關(guān)閉，SWITCH2 打開，通過由 PMOS 管 P0、P2 和 NMOS 管N2、N5 形成的兩級電流鏡產(chǎn)生所需的 Set 電流 I2，施加到相變單元中的相變材料上，使相變材料發(fā)生由非晶態(tài)到晶態(tài)的轉(zhuǎn)換，SWITCH2 的時序決定了所施加的 Set 電流脈沖寬度。要求是一個稍長的脈沖，比較典型的數(shù)值一般大于 100nm。Read 操作時，開關(guān) SWITCH4 打開，傳輸門 TG 打開，電流鏡

9、中 SWITCH1、SWITCH2 關(guān)閉，SWITCH3 打開，通過 PMOS 管 P0、P3 和 NMOS 管 N3、N6 形成的兩級電流鏡產(chǎn)生讀電流 I3，施加到相變單元 GST 上，該讀電流是足夠小的，產(chǎn)生的熱能保證相變材料的溫度始終低于結(jié)晶溫度，材料不發(fā)生相變。讀出的實質(zhì)是讀出相變單元上的電壓情況，由其電壓看電阻情況。該電壓由端口 SOUT 輸出，與某一參考電壓經(jīng)過靈敏放大器被比較放大讀出，晶態(tài)與非晶態(tài)時的讀出電壓是可以嚴格區(qū)分開的。圖 10為讀出放大電路示意圖。圖 11 為最終加到相變單元上的電流脈沖信號，具體脈寬可通過脈沖信號發(fā)生器進行調(diào)節(jié)。 考慮如圖 12 所示的電流鏡，該結(jié)構(gòu)采用共源共柵的改進結(jié)構(gòu)，可得到更精確的驅(qū)動電流，并且將選通管源端接地（不同于圖 10 中的情況：選通管的襯偏效應(yīng)限制了能流過相變單元的最大電流，故其尺寸需要設(shè)計的較大些），圖 12 中選通管的襯偏效應(yīng)得以消除，可僅用較小的選通管尺寸得到相同的效果，