1、-. z.課 程 設(shè) 計(jì) 報(bào) 告課程名稱 數(shù)字邏輯課程設(shè)計(jì) 課題4位輸入數(shù)據(jù)的一般數(shù)值的比擬電路的設(shè)計(jì)專 業(yè)計(jì)算機(jī)科學(xué)與技術(shù) 班 級計(jì)算機(jī) 1202學(xué) 號 2姓 名周逢露指導(dǎo)教師 洞波 淑紅 多2013年 12月 13日課程設(shè)計(jì)任務(wù)書課程名稱 數(shù)字邏輯課程設(shè)計(jì) 課題4位輸入數(shù)據(jù)的一般數(shù)值比擬電路的設(shè)計(jì)專業(yè)班級 計(jì)算機(jī)科學(xué)與技術(shù) 學(xué)生 周逢露學(xué) 號 2指導(dǎo)教師 洞波 淑紅 多審 批 洞波任務(wù)書下達(dá)日期： 2013年 12月 13日任務(wù)完成日期： 2014年 01月 21日-. z.一、設(shè)計(jì)容與設(shè)計(jì)要求1設(shè)計(jì)容：本課程是一門專業(yè)實(shí)踐課程，學(xué)生必修的課程。其目的和作用是使學(xué)生能將已學(xué)過的數(shù)字電子系統(tǒng)

2、設(shè)計(jì)、VHDL程序設(shè)計(jì)等知識綜合運(yùn)用于電子系統(tǒng)的設(shè)計(jì)中，掌握運(yùn)用 VHDL或者Verilog HDL設(shè)計(jì)電子系統(tǒng)的流程和方法，采用Quartus II等工具獨(dú)立應(yīng)該完成1個(gè)設(shè)計(jì)題目的設(shè)計(jì)、仿真與測試。加強(qiáng)和培養(yǎng)學(xué)生對電子系統(tǒng)的設(shè)計(jì)能力,培養(yǎng)學(xué)生理論聯(lián)系實(shí)際的設(shè)計(jì)思想，訓(xùn)練學(xué)生綜合運(yùn)用數(shù)字邏輯課程的理論知識的能力，訓(xùn)練學(xué)生應(yīng)用Quartus II進(jìn)展實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)與驗(yàn)證工作的能力，同時(shí)訓(xùn)練學(xué)生進(jìn)展芯片編程和硬件試驗(yàn)的能力。題目一 4線-16線譯碼器電路設(shè)計(jì)；題目二 16選1選擇器電路設(shè)計(jì)；題目三 4位輸入數(shù)據(jù)的一般數(shù)值比擬器電路設(shè)計(jì)題目四 10線-4線優(yōu)先編碼器的設(shè)計(jì)題目五 8位全加器的設(shè)計(jì)題

3、目六 RS觸發(fā)器的設(shè)計(jì)；題目七 JK觸發(fā)器的設(shè)計(jì)；題目八 D觸發(fā)器的設(shè)計(jì)；題目九 十進(jìn)制同步計(jì)數(shù)器的設(shè)計(jì)；題目十 T觸發(fā)器的設(shè)計(jì)；每位同學(xué)根據(jù)自己*除以10所得的余數(shù)加一，選擇相應(yīng)題號的課題。參考書目1EDA技術(shù)與VHDL程序開發(fā)根底教程雷伏容，俊，霞清華大學(xué)978-7-302-22416-72010TP312VH/362VHDL電路設(shè)計(jì)雷伏容清華大學(xué)7-302-14226-22006TN702/1853VHDL 電路設(shè)計(jì)技術(shù)王道憲賀名臣偉國防工業(yè)7-118-03352-92004TN702/624VHDL 實(shí)用技術(shù)松，王國棟7-810657-81065-290-72000TP312VH/15

4、VHDL 語言100 例詳解理工大學(xué)ASIC研究所7-9006257-900625-02-*1999TP312VH/36VHDL編程與仿真王毅平等人民郵電7-115-08641-9200073.9621/W38V7VHDL程序設(shè)計(jì)教程邢建平曾繁泰清華大學(xué)7-302-11652-02005TP312VH/27/3課程設(shè)計(jì)報(bào)告規(guī)課程設(shè)計(jì)報(bào)告應(yīng)包含如下幾個(gè)局部1)功能描述說明設(shè)計(jì)器件的功能，包括真值表功能表，函數(shù)表達(dá)式，邏輯電路圖 2)詳細(xì)設(shè)計(jì)按照VHDL語言開發(fā)流程寫出整個(gè)開發(fā)的詳細(xì)過程，可以根據(jù)如下步驟適當(dāng)導(dǎo)出程序，程序界面截圖到課程設(shè)計(jì)報(bào)告對應(yīng)模塊。根本設(shè)計(jì)流程如下：工程管理：新建工程，工程管

5、理；源文件輸入：VHDL程序或者原理圖的設(shè)計(jì)，嵌模塊的調(diào)用；綜合、編譯：檢查語法，連接錯(cuò)誤，生成綜合后網(wǎng)表； 功能仿真：綜合后的功能仿真； 簡單約束：管腳分配，I/O特性約束，簡單的時(shí)序約束； 全編譯：軟件自動(dòng)完成布局布線，生成最終編程文件； 時(shí)序仿真：帶延時(shí)的和實(shí)際情況非常接近的時(shí)序仿真； 編程：下載到硬件當(dāng)中。3)調(diào)試分析以及設(shè)計(jì)體會(huì)a.仿真或程序下載調(diào)試附界面截圖。b.設(shè)計(jì)過程中遇到的問題以及解決問題的方法。c.課程設(shè)計(jì)過程經(jīng)歷教訓(xùn)、心得體會(huì)。4)書寫格式見附帶說明。5)附錄a.參考書目b.源程序清單帶注釋考核方式指導(dǎo)教師負(fù)責(zé)驗(yàn)收程序的運(yùn)行結(jié)果，并結(jié)合學(xué)生的工作態(tài)度、實(shí)際動(dòng)手能力、創(chuàng)新精

6、神和設(shè)計(jì)報(bào)告等進(jìn)展綜合考評，并按優(yōu)秀、良好、中等、及格和不及格五個(gè)等級給出每位同學(xué)的課程設(shè)計(jì)成績。具體考核標(biāo)準(zhǔn)包含以下幾個(gè)局部：平時(shí)出勤 占10%系統(tǒng)需求分析、功能設(shè)計(jì)、數(shù)據(jù)構(gòu)造設(shè)計(jì)及程序總體構(gòu)造合理與否占10%程序能否完整、準(zhǔn)確地運(yùn)行，個(gè)人能否獨(dú)立、熟練地調(diào)試程序占40%設(shè)計(jì)報(bào)告占30%注意：不得抄襲他人的報(bào)告或給他人抄襲，一旦發(fā)現(xiàn)，成績?yōu)榱惴帧＊?dú)立完成情況占10%。課程設(shè)計(jì)驗(yàn)收要求運(yùn)行所設(shè)計(jì)的系統(tǒng)。答復(fù)有關(guān)問題。提交課程設(shè)計(jì)報(bào)告紙質(zhì)稿。提交源程序或設(shè)計(jì)報(bào)告文檔電子稿。依容的創(chuàng)新程度，完善程序情況及對程序講解情況打分。二、進(jìn)度安排上機(jī)時(shí)間、地點(diǎn)16 周 周二 下午 E410/41316 周

7、周二 下午 E413/41416 周 周三 下午 E414/606附帶說明：1.課程設(shè)計(jì)報(bào)告裝訂順序：封面、任務(wù)書、目錄、正文、評分、附件程序清單。 2.正文的格式:一級標(biāo)題用3號黑體,二級標(biāo)題用四號宋體加粗,正文用小四號宋體;行距為22。3.正文的容:一、課題的主要功能；二、詳細(xì)設(shè)計(jì)；三、程序調(diào)試；四、總結(jié)；五、附件所有程序的原代碼，要求對程序?qū)懗霰匾淖⑨尅?.正文總字?jǐn)?shù)要求在5000字以上不含程序原代碼。目錄一、課題的主要功能1功能描述2集成數(shù)值比擬器74LS85得功能3集成數(shù)值比擬器74LS85是位數(shù)值比擬器詳細(xì)設(shè)計(jì)翻開QuartusII軟件；新建一個(gè)工程，建立VHDL文件建立矢量波形

8、文件進(jìn)展功能仿真進(jìn)入時(shí)序仿真器件的下載程序調(diào)試分析及設(shè)計(jì)體會(huì)仿真或程序下載調(diào)試設(shè)計(jì)過程中遇到的問題及解決方法課程設(shè)計(jì)的心得體會(huì)書寫格式總結(jié)六、附錄-. z.功能描述2集成數(shù)值比擬器74LS85得功能集成數(shù)值比擬器74LS85是位數(shù)值比擬器，其功能如下： 從功能表可以看出，該比擬器的比擬原理和兩位比擬器的比擬原理一樣。兩個(gè)位數(shù)的比擬是從的最高位A3和的最高位B3進(jìn)展比擬，如果它們不相等，則該位的比擬結(jié)果可以作為兩數(shù)的比擬結(jié)果。假設(shè)最高位A3B3，則再比擬次高位A2和B2，余類推。顯然，如果兩數(shù)相等，則，比擬步驟必須進(jìn)展到最低位才能得到結(jié)果。2.函數(shù)表達(dá)式3. 邏輯電路圖2) 詳細(xì)設(shè)計(jì)翻開quar

9、tus軟件；新建一個(gè)工程，但是這個(gè)過程要注意工程名要和工程一樣，不然就會(huì)導(dǎo)致軟件找不到文件而出錯(cuò)。見下列圖：新建一個(gè)vhdl程序編輯文件筐，如新建一個(gè)vhdl程序編輯文件筐，如然后寫入你要編寫的vhdl程序。程序?qū)懞靡院蟊４嬉幌拢缓缶鸵幾g看是否有錯(cuò)誤。警告可以運(yùn)行程序程序編譯好以后，我們就要制作一個(gè)網(wǎng)表編譯框，然后我們要編輯完畢時(shí)間，做完以后，我們就要插入一個(gè)節(jié)點(diǎn)，把工程改成所有，然后點(diǎn)一下list，把左邊邊框里的工程全部拉到右邊邊框，然后輸入波形圖，然后編譯波形圖，見下列圖：編譯好波形圖以后，我們就可以觀察波形的輸出結(jié)果了，看是否符合理想的結(jié)果。見下列圖：符合理想結(jié)果以后，我們就可以來定

10、義引腳，定義好引腳以后，我們就要下載程序到芯片上。具體操作：點(diǎn)Tools/programmer就會(huì)出來一個(gè)文件編譯框，然后把那個(gè)全選那個(gè)選擇框全選，如：然后再添加硬件，見下列圖：添加好硬件好以后，我們就可以把程序下載到硬件上注意：我們應(yīng)該先連接電腦和儀器數(shù)據(jù)線，然后再插上電源見下列圖：點(diǎn)上面圖中的那個(gè)start按鍵，就可以把程序下載到芯片上。做好以后，我們就可以在儀器上通過開關(guān)來控制輸入，觀察輸出，如果結(jié)果和我們預(yù)想的一致，我們的實(shí)驗(yàn)就成功了。實(shí)驗(yàn)成功以后，我們就可以寫實(shí)驗(yàn)報(bào)告了3) 調(diào)試分析以及設(shè)計(jì)體會(huì)a.仿真或程序下載調(diào)試附界面截圖。見詳細(xì)設(shè)計(jì)b.設(shè)計(jì)過程中遇到的問題以及解決問題的方法。第

11、一個(gè)錯(cuò)誤就是工程名和工程名不一樣，導(dǎo)致的錯(cuò)誤就是每次調(diào)試程序都會(huì)出現(xiàn)3個(gè)錯(cuò)誤。后經(jīng)過教師的指導(dǎo)，才使我改正錯(cuò)誤。這個(gè)教師上課的時(shí)候特別強(qiáng)調(diào)的，但是一旦自己動(dòng)手做就又把教師的話，丟在腦后了。因?yàn)槲覀儧]有學(xué)習(xí)vhdl這門課程，導(dǎo)致我們不會(huì)自己編寫程序，所以我們就只能自己在網(wǎng)上找程序，但是網(wǎng)上的程序質(zhì)量有很大的差異。有很多的錯(cuò)誤，并且問題是我們自己還不知道怎么去把錯(cuò)誤改正。經(jīng)過教師指導(dǎo)，我才把程序改正。但是還是不理解那個(gè)語法。就是對這個(gè)程序的不熟悉，老是弄錯(cuò)了順序，導(dǎo)致程序錯(cuò)誤。c.課程設(shè)計(jì)過程經(jīng)歷教訓(xùn)、心得體會(huì)。通過這次課程設(shè)計(jì)，加強(qiáng)了我們動(dòng)手、思考和解決問題的能力。在這個(gè)設(shè)計(jì)課程開場的時(shí)候，我感

12、到很迷茫，不知道該怎么去做這個(gè)課程設(shè)計(jì)。不知道該怎么去開使這個(gè)課程設(shè)計(jì)。最后再看了很屢次的課程設(shè)計(jì)方案書之后終于做了4位數(shù)值比擬器這個(gè)課題。這個(gè)課題教師在上課的時(shí)候也有講過。當(dāng)時(shí)聽起來感覺害死十分的簡單。當(dāng)我開場這個(gè)課題的時(shí)候，我有發(fā)現(xiàn)了我對這個(gè)4位數(shù)比擬器了解的太少了。在這個(gè)課程設(shè)計(jì)的過程中，我查閱了大量的資料，詢問了同學(xué)老多問題，才把這個(gè)課題了解的比擬清楚。經(jīng)過一個(gè)星期的課程設(shè)計(jì)實(shí)習(xí)，使得我們經(jīng)歷過了坎坷的路程，其中的經(jīng)歷一言難盡。在這期間我曾經(jīng)認(rèn)為課程設(shè)計(jì)是比擬簡單的 ，從開場的滿是激情，經(jīng)過了一度忙亂，到最后的汗水背后的復(fù)雜心情，這期間的點(diǎn)點(diǎn)滴滴令我十分難忘，回味無窮。我感覺到這才是比

13、擬真是，充滿活力的生活。生活就是這樣，只有付出辛勞的汗水才能得到相應(yīng)的收獲，汗水預(yù)示著結(jié)果也見證著收獲。勞動(dòng)是人類生存生活永恒不變的話題。充滿勞動(dòng)的人生才更具有意義，才更加的美好。我忍艱辛奮斗這個(gè)詞非常的適用于我們的這各課程設(shè)計(jì)，苦中作樂更是表達(dá)了他的精華。我們?nèi)w的學(xué)生都在課程設(shè)計(jì)中留下辛勤的汗水。都在為了自己的課程設(shè)計(jì)更加的完美而不斷地查閱資料，不斷地改良自己的方案。我們同學(xué)之間也在不斷地相互幫助，使得我們之間的感情更加的好，更加的想一個(gè)大家庭里的兄弟姐妹。我們一起討論問題一起又說有笑 ，人與人之間的距離更近了。當(dāng)我們看到自己的成果時(shí)，心里十分的沖動(dòng)，十分的興奮，也明白了很多的道理。我認(rèn)為

14、有些事情即使再難，再枯燥只要我們盡自己最大的努力也能完成的很好。我們要挑戰(zhàn)自己的懶惰心理，執(zhí)著的堅(jiān)持下去才能使得我們的工作做得更加的出色。世上無難事，只要肯登攀做任何事都是如此。在設(shè)計(jì)的過程中遇到問題，可以說得是困難險(xiǎn)阻，這畢竟這是第一次接觸這些東西，難免會(huì)遇到過各種各樣的問題，同時(shí)在設(shè)計(jì)的過程中發(fā)現(xiàn)了自己的缺乏之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠結(jié)實(shí)。同時(shí)，對給過我?guī)椭乃型瑢W(xué)和各位指導(dǎo)教師再次表示忠心的感！此次課程設(shè)計(jì)，學(xué)到了很多課堂上學(xué)不到的東西，像獨(dú)立的思考解決問題和怎樣向他人學(xué)習(xí)，這些都使我都受益非淺。在此，感教師的細(xì)心指導(dǎo)，同樣其他各組同學(xué)的無私幫助源代碼：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity trigger_d is port(clk,d,sreset:in std_logic; -同步復(fù)位端sreset q,qf:out std_logic);end entity;architecture art of trigger_d is begin process(