1、 第10章 硬件設計基礎第1頁，共18頁。10.1 DSP硬件系統設計的一般步驟1、根據系統要求選擇合適的DSP芯片 選擇DSP芯片一般需要從DSP芯片的運算速度、運算精度、DSP芯片所提供的片內資源、芯片的開發工具及開發難易程度、芯片的功耗、質量標準、供貨情況、生命周期等幾個方面考慮。第2頁，共18頁。2、根據系統要求選擇外圍芯片 為了設計DSP應用系統，必須要有相應的外圍芯片，如復位芯片、電源轉換芯片、存儲器、時鐘芯片等。用戶在選擇DSP外圍芯片時，應盡量選擇市場上的主流和常用芯片，這樣主要是為了供貨和使用上的方便，而且在設計和調試過程中，可供參考的資料相對較多，可以大大加快設計和調試進度

2、。第3頁，共18頁。3、電平問題 LF240 xDSP的I/O工作電壓是3.3V，因此，I/O電平也是3.3V邏輯電平。在設計DSP系統時，如果外圍芯片的電壓也是3.3，那么就可以直接連接，但是很多外圍芯片的工作電壓是5V，如SRAM、A/D、EPROM等，因此就存在一個如何將3.3VDSP芯片與這些5V供電芯片可靠接口的問題。第4頁，共18頁。4、電原理圖設計 選好DSP芯片和外圍芯片后，就可以進行電原理圖設計。電原理圖設計必須通過相關的專業軟件才能完成。目前能夠同時進行電原理圖和電路板圖設計的軟件工具比較多，比較盛行的有Protel公司、Cadence公司、Mentor公司等的設計工具。第

3、5頁，共18頁。5、設計印制電路板圖 當完成原理圖的繪制并經過審核以后，就可以進行PCB的設計。對于復雜的硬件設計，一般在設計電原理圖時，還有一個原理圖仿真過程，尤其對于模擬器件和高頻器件等的設計。這個過程通常是必需的。在完成PCB的設計進行制板以前，還要對PCB設計進行仿真，用以完成對信號完整性、電磁干擾、熱仿真等的功能檢驗。第6頁，共18頁。10.2 3.3V和5V混合邏輯系統設計1、各種電平轉換標準 其中，VOH表示輸出高電平的最低電壓，VIH表示輸入高電平的最低電壓， VIL表示輸入低電平的最高電壓， VOL表示輸出低電平的最高電壓。 第7頁，共18頁。2、3.3V器件與5V器件接口的

4、四種情況 根據實際應用場合，下面考慮3.3V器件與5V器件接口的四種不同情況，如下圖所示。第8頁，共18頁。（1）5V TTL 器件驅動3.3V TTL器件。 由于5V TTL 和3.3V TTL的邏輯電平是相同的，因此，如果3.3V器件能夠承受5V電壓，從電平上來說兩者可以直接相連，而不需要額外的元器件。（2）3.3V TTL 器件驅動5V TTL器件。 由于兩者的邏輯電平是相同的，因此不需要額外的元器件就可以將兩者直接相連。第9頁，共18頁。（3）5V CMOS器件驅動3.3V TTL器件。 兩者的邏輯電平顯然不同。5V CMOS的VOH與VOL與3.3V TTL的VIH和VIL電平雖然存

5、在一定差距，但是能夠承受5V電壓的3.3V器件能夠識別5V CMOS器件送來的電平值， 5V CMOS驅動3.3V TTL也是可能的。（4） 3.3V TTL 器件驅動5V CMOS器件。 由上圖， 3.3V TTL的VOH 是2.4V，而5V CMOS的VIH是3.5V ，因此， 3.3V TTL 的輸出不能直接與5V CMOS器件輸入相連。此時，可以采用雙電壓（一邊是3.3V供電，一邊是5V供電）芯片，如TI的SN74LVC164245、SN74LVC4245等，這些芯片可以將3.3V邏輯轉換成5V CMOS邏輯。第10頁，共18頁。10.3 電源轉換電路設計 TMS320LF240 x系

6、列DSP為低功耗系列，所有引腳中除VCCP引腳在對Flash編程時接5V電壓外，其他供電電源引腳供電電壓為3.3V。這些供電電源引腳分成三部分：PLL供電電壓PLLVCCA，ADC模塊模擬供電電壓VCCA，數字邏輯和I/O緩沖器電源電壓VDD/VDD0。其中ADC模塊模擬供電電壓VCCA應與數字供電電壓分開供電。 3.3V電源一般需要通過對5V電源進行變換得到。對于電源芯片的選擇，需要從以下幾個方面考慮：（1）輸入電壓和輸出電壓（2）輸出電流（輸出功率）（3）轉換功率（4）成本和空間5V3.3V轉換電路第11頁，共18頁。 在連接DSP的電源引腳時，應遵循下面的原則：（1）在電源引腳和相應的電

7、源地之間采用容值大小不同的電容并聯進行電源濾波，一般容值相差100倍左右。（2）通常DSP系統可使用多層板技術來降低電源干擾，即設置專門的一個內層作為電源層，另設置一個內層作為專門的地層，并通過內層分割，將數字地和模擬地分開，最終通過一個磁珠在一點連在一起。第12頁，共18頁。10.4 時鐘及復位電路設計 在進行時鐘電路設計時，需要考慮以下問題：（1）頻率：即系統工作的時鐘頻率（2）信號電平。是5V還是3.3V，是TTL還是CMOS電平。（3）時鐘的沿特性。上升沿和下降沿的時間。（4）驅動能力?？紤]整個系統中需要時鐘的器件的數目。（5）采用有源晶振還是無源晶振。有源晶振驅動能力較強，頻率范圍也

8、很寬，在1Hz400MHz之間。1、時鐘電路設計第13頁，共18頁。 TMS320LF240 x系列DSP的時鐘可以有兩種連接方式：外部振蕩器方式和諧振器方式。下圖是外部振蕩器方式的時鐘輸入電路圖。 LF240 x具有內部鎖相環，用來從一個較低頻率的外部時鐘通過鎖相環倍頻電路實現內部倍頻。這對于整個電路板的電磁兼容性是很有好處的，因為外部只需要使用較低頻率的晶振，避免外部電路干擾時鐘，同時也避免了高頻時鐘干擾板上其他電路。第14頁，共18頁。 LF240 x的PLL模塊使用外部濾波器回路來抑制信號抖動和電磁干擾，是信號抖動和干擾影響最小。 用戶布線時，應確保由時鐘走線、芯片以及旁路電容組成的回路區域盡可能小，時鐘走線盡可能地短且直，以減少電磁干擾，同時避免高頻噪聲的干擾。第15頁，共18頁。2、復位電路設計 TMS320LF240 x系列DSP為低電平復位。 TMS320LF2407內部代有復位電路，因此可以直接在RS復位引腳外面接一個10k上拉電阻即可。一般來說，有兩種復位電路的設計方法：專用芯片和RC電路法。分別如下圖所示。第16頁，共18頁。10.5 外部數據存儲器和程序存儲器的擴展 存儲器是DSP系統中最重要的部件之一，它