1、基于FPGA的等精度頻率計(jì)設(shè)計(jì)專業(yè)：電子信息工程101 系統(tǒng)設(shè)計(jì)方案02 頻率測(cè)量模塊03 Nois II 模塊04 占空比測(cè)量模塊P03 P06P09P1005 系統(tǒng)總的程序流程圖P13CONTENTS目錄06 測(cè)試數(shù)據(jù)P2421系統(tǒng)設(shè)計(jì)方案 設(shè)計(jì)方案選擇 系統(tǒng)大體框圖3方案二：將ARM與FPGA聯(lián)合起來(lái)使用。方案三：在FPGA芯片上嵌入Nios系統(tǒng)，并且是在IDE平臺(tái)上實(shí)現(xiàn)對(duì)邏輯器件的控制。最終選擇是方案三，相較于其他方案優(yōu)點(diǎn)：一、比較與方案一，F(xiàn)PGA處理頻率遠(yuǎn)高于單片機(jī)，且穩(wěn)定性更好。二、比較與方案二，F(xiàn)PGA處理速度高于ARM技術(shù)，另外在靈活性上ARM也不如FPGA。方案三最終方案方

2、案一方案二方案一：?jiǎn)纹瑱C(jī)（MCU）和FPGA聯(lián)合使用，F(xiàn)PGA與MCU完成彼此對(duì)應(yīng)的功能。方案選擇014 系統(tǒng)框圖0252頻率測(cè)量模塊 等精度測(cè)量原理 電路原理圖誤差分析6等精度測(cè)量原理01采用等精度測(cè)量方式測(cè)量，下圖是等精度測(cè)量原理圖由下面公式可得所測(cè)頻率：7電路原理圖02工作原理：(1)首先在CLR端加以清零信號(hào)，使得測(cè)試部分初始化。(2)而后閘門定時(shí)，同時(shí)fx信號(hào)的上升沿來(lái)臨。CNT1與CNT2一起開始測(cè)量，既計(jì)數(shù)。(3)當(dāng)預(yù)置門的定時(shí)結(jié)束信號(hào)到來(lái)時(shí)，START端口置于低電平（由嵌入的微處理器完成），此時(shí)CNT1與CNT2不會(huì)馬上停止計(jì)數(shù)，而是等f(wàn)x信號(hào)的下一個(gè)上升沿到來(lái)才會(huì)停止。(4)

3、在CNT1、CNT2不在計(jì)數(shù)后，此時(shí)微處理器接對(duì)兩個(gè)CNT內(nèi)數(shù)據(jù)獲取，且就等精度測(cè)量原理對(duì)已得信息進(jìn)行換算，最終得到被測(cè)信號(hào)的實(shí)際測(cè)頻頻率。8誤差分析03 上面測(cè)得數(shù)值記作fx，那么它的真實(shí)頻率值記作Fx，標(biāo)準(zhǔn)頻率記作fs，在一個(gè)完整的測(cè)量過(guò)程中，因?yàn)閒x的計(jì)數(shù)是由待測(cè)信號(hào)的上升沿開啟的，故在一次測(cè)量時(shí)間里CNT1計(jì)數(shù)應(yīng)是沒有誤差的，而CNT2中可能會(huì)正負(fù)一的誤差，即et1，所以有最終有：9 Nois II 模塊SRAM存儲(chǔ)器：SRAM供給一個(gè)運(yùn)行空間，用于程序運(yùn)行。包含的器件：顯示屏：顯示所得fx與占空比；Flash存儲(chǔ)器：儲(chǔ)存硬件與軟件程序；具體作用：JTAG UART：掌控存儲(chǔ)器的讀寫，一般參數(shù)不會(huì)改變。系統(tǒng)外圍設(shè)備：SOPC Builder在生成NIOS系統(tǒng)后生為其生成一個(gè)特定的標(biāo)識(shí)符。該標(biāo)識(shí)符會(huì)被寫入系統(tǒng)ID寄存器中，在下載程序時(shí)，該標(biāo)識(shí)符可以檢測(cè)系統(tǒng)與目標(biāo)板是否匹配。timer：作為該系統(tǒng)的時(shí)鐘源、提供定時(shí)功能等。FLASH：作為存儲(chǔ)器，保存重要信息。3104占空比測(cè)量模塊 占空比測(cè)量原理 電路原理圖11占空比測(cè)量原理01 根據(jù)占空比測(cè)量公式，要先測(cè)量一次脈沖信號(hào)脈寬記為Twx1，而后測(cè)量一次反相信號(hào)脈寬記為Twx2，再依據(jù)占空比計(jì)算公式：12電路原理圖02工作方式如下：(a）在CLR端給予一個(gè)清零信號(hào)，電路恢復(fù)原始狀態(tài)。(b