1、第八章可編程片上系統(tǒng)芯片SOPC .8.1 SOPC概述 可編程片上系統(tǒng)芯片SOPCSystem On a Programmable Chip是Altera公司于2000年提出的一種靈敏高效的SOC處理方案，SOPC利用可編程邏輯技術(shù)把整個(gè)電子系統(tǒng)集成在一個(gè)單片上，是一種特殊的嵌入式系統(tǒng)芯片。與可編程邏輯器件一樣，SOPC的設(shè)計(jì)也僅需完成前端設(shè)計(jì)，故其設(shè)計(jì)投入比較少，設(shè)計(jì)方法靈敏，SOPC的系統(tǒng)功能可裁減、易擴(kuò)展，結(jié)合了SOC和CPLD、FPGA的優(yōu)點(diǎn)。作為一種系統(tǒng)級(jí)芯片，SOPC具有低的設(shè)計(jì)本錢和開發(fā)風(fēng)險(xiǎn)，從而獲得廣泛的運(yùn)用。 .SOPC是一種可編程邏輯器件，與普通PLD相比，SOPC具有如

2、下特點(diǎn)：1至少包含一個(gè)嵌入式處置器內(nèi)核。2具有一定容量的片內(nèi)高速RAM。3具有足夠的片上可編程邏輯資源。4。具有處置器調(diào)試接口和編程接口。SOPCVirtex-II Pro系列 Virtex-4FX系列 Power PC405處置器核 Excalibur系列 ARM922T處置器核 . 除了嵌入處置器硬核的SOPC之外，基于FPGA的嵌入CPU軟核的片上可編程系統(tǒng)的實(shí)現(xiàn)方法也得到廣泛的運(yùn)用，這類基于FPGA的嵌入式CPU軟核比較常用的是Xilinx公司的8位嵌入式RISC處置器軟核PicoBlaze、32位嵌入式RISC處置器軟核MicroBlaze和Altera公司的NIOS軟核。 Xili

3、nx公司的Virtex系列FPGA包括VirtexII、Virtex4和Virtex5和Spartan III包括Spartan3A、Spartan3E和Spartan3系列FPGA均支持基于嵌入式CPU軟核的SOPC設(shè)計(jì)實(shí)現(xiàn)。 .Xilinx 的SOPC概略Virtex-II Pro 20030.13m深亞微米CMOS工藝 Power PC405處置器硬核 3.125Gb/s極速雙向串行傳送器 Virtex-II FPGA Virtex-4FX 200490nm深亞微米CMOS工藝 9層銅布線 Power PC405處置器硬核 10Gb/s極速雙向串行傳送器 Virtex-4FPGA 2-4

4、個(gè)三方式以太網(wǎng)管理器 大量DSP邏輯資源 .8.2 Virtex-II系列FPGA的構(gòu)造和性能 8.2.1 概述Virtex-II系列FPGA是一種大容量、高性能的新一代現(xiàn)場(chǎng)可編程門陣列平臺(tái)器件。 Virtex-II系列FPGA的主要性能如下：支持IP核設(shè)計(jì)實(shí)現(xiàn)，支持基于8位嵌入式處置器軟核PicoBlaze和32位嵌入式處置器軟核MicroBlaze的片上系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)。邏輯資源密度：40K-10M PLD門；內(nèi)部時(shí)鐘：420MHz； I/O數(shù)據(jù)傳送速率：840Mb/S。 18Kbit的可選RAM模塊可構(gòu)成3M比特雙口RAM；最高容量為1.5M比特的分布式RAM資源。 與外部存儲(chǔ)器的高性能接口

5、 。.高性能算術(shù)運(yùn)算功能，嵌入式18bit18bit公用乘法器模塊，快速超前進(jìn)位鏈。 靈敏可變的邏輯資源，最多可達(dá)93184個(gè)帶時(shí)鐘答應(yīng)的內(nèi)部存放器/鎖存器； 最多可達(dá)93184個(gè)查找表LUTLook-Up-Table或者可級(jí)聯(lián)16位移位存放器； 支持寬輸入邏輯函數(shù)，并且有寬位的多路選擇器； 內(nèi)部三態(tài)總線； 支持積項(xiàng)和的程度級(jí)聯(lián)鏈 ;高性能的時(shí)鐘管理電路，最多達(dá)12個(gè)數(shù)字時(shí)鐘管理器DCMDigital Clock Manager組件，16個(gè)全局時(shí)鐘多路選擇緩沖器。 高性能的輸入輸出技術(shù) ，最多達(dá)1108個(gè)用戶輸入/輸出引腳，支持19種單端信號(hào)規(guī)范和8種雙端差分信號(hào)規(guī)范。支持IEEE 1149.

6、1邊境掃描技術(shù)和IEEE 1532在系統(tǒng)配置技術(shù)。 .8.2.2 Virtex-II FPGA的總體構(gòu)造 .8.2.3 Virtex-II系列 FPGA的可構(gòu)造邏輯模塊 Virtex-II的CLB .1. Slice的構(gòu)造 .Virtex-II Slice的邏輯圖 .2. Virtex-II Slice中的觸發(fā)器 無(wú)置位或復(fù)位同步復(fù)位或者同步置位同步復(fù)位和置位異步復(fù)位或異步置位異步復(fù)位和置位。.3. 分布式RAM 每個(gè)函數(shù)發(fā)生器可以構(gòu)成161的同步RAM資源，這部分RAM資源稱為分布式可選擇RAM單元。一個(gè)CLB中的RAM的構(gòu)造方式有如下幾種：168bit單口RAM，324bit單口RAM，6

7、4 2bit單口RAM，128 1bit單口RAM，16 4bit雙口RAM，32 2bit雙口RAM，64 1bit雙口RAM。.4. 移位存放器 Virtex-II FPGA的每個(gè)函數(shù)發(fā)生器，除了可以構(gòu)呵斥分布式RAM之外，還可以構(gòu)呵斥16位移位存放器，移位存放器的寫入是同步的，讀出可動(dòng)態(tài)進(jìn)展 ， CLB中的移位鏈邏輯，可以將CLB中由函數(shù)發(fā)生器構(gòu)造的移位存放器級(jí)聯(lián)，構(gòu)成128位的移位存放器。 .5. 多路選擇器 Virtex-II的函數(shù)發(fā)生器和與其相關(guān)的多路選擇器可以組成寬位的多路選擇器：用一個(gè)Slice可以組成一個(gè)四選一的路選擇器，用二個(gè)Slice可以組成一個(gè)8選一的選擇器，用一個(gè)CL

8、B可以組成一個(gè)16選一的多路選擇器，用二個(gè)CLB可以組成一個(gè)32選一的多路選擇器。6. 算術(shù)運(yùn)算邏輯 Virtex-II的CLB中的算術(shù)運(yùn)算邏輯由快速進(jìn)位鏈和Slice中的XOR門等邏輯資源構(gòu)成，一個(gè)Slice可以組成2位全加器，一個(gè)CLB中有2個(gè)獨(dú)立的進(jìn)位鏈。 .由二個(gè)Slice實(shí)現(xiàn)的4位全加器邏輯圖 .7. 積項(xiàng)和Sum OF Products FPGA的函數(shù)發(fā)生器只能構(gòu)成一個(gè)四個(gè)變量的恣意函數(shù)，為了擴(kuò)展組合函數(shù)的規(guī)模，在Virtex-II的Slice中，有一個(gè)稱為ORCY的公用或門和一個(gè)稱為MUXCY的二選一多路，用于組合函數(shù)的擴(kuò)展。 利用Slice的ORCY級(jí)聯(lián)構(gòu)成和項(xiàng)眾多的組合函數(shù)

9、.利用Slice的MUXCY構(gòu)成寬輸入與門 .8.2.4 18-Kbit可選RAM模塊 Virtex-II器件集成了多個(gè)容量為18Kbit的可選擇RAM模塊，每個(gè)RAM模塊上有兩個(gè)獨(dú)立的數(shù)據(jù)端口，分別由兩組獨(dú)立的時(shí)鐘和控制信號(hào)控制，同步存取同一個(gè)存儲(chǔ)單元區(qū)域。每個(gè)端口的控制信號(hào)功能是一樣的，這些控制信號(hào)由時(shí)鐘CLK、時(shí)鐘答應(yīng)EN、寫答應(yīng)WE、置位/復(fù)位SSR和地址線組成。18Kbit的RAM有多種配置構(gòu)成，包括單口RAM和雙口RAM，以及各種不同的數(shù)據(jù)字長(zhǎng)，包括8K2bit、4K4bit、1K18bit和51236bit，以支持各種字長(zhǎng)的數(shù)字系統(tǒng)。 .8.2.5 嵌入式乘法器 在Virtex-

10、II器件中，每列RAM模塊的旁邊，陳列著一列18bit 18bit的嵌入式乘法器模塊，乘法器模塊的數(shù)量和RAM模塊的數(shù)量一樣，它們可以和RAM模塊組合，也可以獨(dú)立地運(yùn)用。 18bit 18bit嵌入式 乘法器采用有符號(hào)數(shù) 二位補(bǔ)碼乘法算法。乘法器模塊的任務(wù)速度，以XC2V1000-5為例，當(dāng)數(shù)據(jù)由塊RAM輸入時(shí)，最高乘法頻率為88MHz；當(dāng)數(shù)據(jù)由存放器輸入時(shí)，最高乘法頻率可達(dá)105MHz。.將乘法器模塊適當(dāng)組合，可以實(shí)現(xiàn)更寬位的乘法器。設(shè)A2A1和B2B1是兩個(gè)2n位二進(jìn)制數(shù)，A2、B2分別是二數(shù)的高n位，A1、B1是二數(shù)的低n位，那么： 由上式可見，利用四個(gè)n位乘法器和假設(shè)干個(gè)2n位加法器即

11、可實(shí)現(xiàn)二個(gè)2n位數(shù)的乘法。 .8.2.6 全局時(shí)鐘多路緩沖器 Virtex-II 的時(shí)鐘分布 .8.2.7 數(shù)字時(shí)鐘管理器DCM 數(shù)字時(shí)鐘管理器DCM提供了大量有效的時(shí)鐘管理功能，包括無(wú)扭曲時(shí)鐘信號(hào)生成、頻率合成和時(shí)鐘移相。DCM使用全數(shù)字延時(shí)線，產(chǎn)生高精度的時(shí)鐘相位和頻率控制。 . 8.2.8 輸入輸出模塊 Virtex-II的輸入輸出模塊IOB是高性能的IOB， 每4個(gè)IOB連到一個(gè)開關(guān)矩陣，4個(gè)IOB分成2組，可以構(gòu)成4個(gè)單端輸入/輸出或者2個(gè)雙端差分輸入/輸出。 單端輸入/輸出支持19種I/O標(biāo)準(zhǔn)，雙端差分輸入輸出支持8種I/O規(guī)范。 .Virtex-II IOB的邏輯資源 IOB 觸

12、發(fā)器的配置方式無(wú)復(fù)位/置位同步復(fù)位或同步置位同步復(fù)位和置位異步置位或異步復(fù)位 異步置位和復(fù)位.IOB中的六個(gè)觸發(fā)器/鎖存器分成三個(gè)數(shù)據(jù)通道，即輸入通道、輸出通道和三態(tài)控制信號(hào)通道。在雙數(shù)據(jù)速率中，每個(gè)通道由兩個(gè)存放器構(gòu)成，存放器時(shí)鐘由DCM產(chǎn)生，并且必需有180相位差。 .8.3 嵌入式RISC處置器軟核MicroBlaze 8.3.1 嵌入式處置器軟核MicroBlaze概略 MicroBlaze是Xilinx開發(fā)的32位RISC處置器軟核，支持Spartan III系列和Virtex系列FPGA實(shí)現(xiàn)系統(tǒng)級(jí)芯片。MicroBlaze采用哈佛構(gòu)造，指令執(zhí)行分五段，即取指段IF、譯碼段OF、執(zhí)行

13、段EX、存儲(chǔ)器存取段MEM、回寫段WB。MicroBlaze的體系構(gòu)造有五個(gè)版本，即V2.10a、V3.00a、V4.00a和V5.00a，V5.00a按五級(jí)流水線組織，其他各版均為三級(jí)流水線組織。 MicroBlaze的數(shù)據(jù)采用大端對(duì)齊的方式，支持字、半字和字節(jié)三種格式。 .MicroBlaze的指令均為32位指令，指令集共124條，分為A類指令和B類指令兩類。A類指令有二個(gè)源存放器操作碼和一個(gè)目的存放器操作碼，B類指令有一個(gè)源存放器操作碼、一個(gè)目的存放器操作碼和一個(gè)16位立刻數(shù)。 操作碼目的存放器源存放器A源存放器B0 00 6 11 16 21 31MicroBlaze 的A類指令格式操

14、作碼目的存放器源存放器A0 00 6 11 16 31MicroBlaze 的B類指令格式.8.3.2 嵌入式處置器軟核MicroBlaze的構(gòu)造 .8.3.3 嵌入式處置器軟核MicroBlaze的接口信號(hào) DOPB接口信號(hào)IOPB接口信號(hào)DLMB接口信號(hào)ILMB接口信號(hào)FSL接口信號(hào)數(shù)據(jù)側(cè)Xilinx Cache數(shù)據(jù)鏈IXCL接口信號(hào)指令側(cè)Xilinx Cache數(shù)據(jù)鏈DXCLL接口信號(hào)內(nèi)核接口信號(hào) .8.4 Virtex-II Pro系列可編程片上系統(tǒng)芯片 8.4.1 Virtex-II Pro系列SOPC的概略 Virtex-II Pro器件的資源由三部分組成。一是可編程邏輯資源第二部

15、分是PowerPC 405處置器核，這是實(shí)現(xiàn)系統(tǒng)級(jí)功能所必需的IP硬核。第三部分是為了實(shí)現(xiàn)高速數(shù)據(jù)傳送而設(shè)計(jì)的極速雙向串行傳送器。. Virtex-II Pro系列器件的構(gòu)造 . 8.4.2 嵌入式PowerPC 405 處置器核 1. PowerPC 405處置器的構(gòu)造 PowerPC 405處置器是32位RISC處理器，采用哈佛構(gòu)造和五級(jí)流水線操作，最高工作頻率達(dá)300MHz，支持IBM的Core-ConnectTM總線，具有低功耗性能，整個(gè)處置器的功耗為0.9mW/MHz。 CPU.中央處置單元CPU PPC405處置器的中央處置單元采用五級(jí)流水線操作，這五級(jí)流水線是取指、譯碼、執(zhí)行、回

16、寫和裝入寫回load write-back。CPU由執(zhí)行單元EXU和取指譯碼單元組成。執(zhí)行單元包含有32個(gè)32位通用存放器、算術(shù)邏輯運(yùn)算單元ALU和乘累加單元MAC， 支持乘累加操作和16位帶符號(hào)數(shù)或無(wú)符號(hào)數(shù)的半字乘指令。執(zhí)行單元中的硬件乘除單元支持整數(shù)快速乘除運(yùn)算，整數(shù)乘法4個(gè)周期完成，整數(shù)除法35個(gè)周期完成。 .取指譯碼單元發(fā)送穩(wěn)定的指令流到執(zhí)行單元，一切指令均被譯碼后傳送到執(zhí)行單元。 假設(shè)指令執(zhí)行被中斷，那么指令排成指令隊(duì)列。指令隊(duì)列由二個(gè)預(yù)取指緩沖器和一個(gè)譯碼緩沖器組成，假設(shè)預(yù)取指緩沖器空，那么指令被直接送到譯碼緩沖器。取指譯碼單元可以處置二個(gè)以下的分支，支持靜態(tài)分支預(yù)測(cè)。假設(shè)在執(zhí)行前

17、一個(gè)分支還未處理，那么取指譯碼單元預(yù)測(cè)該分支的執(zhí)行，使處置器從預(yù)測(cè)通道專門取一條指令。 . 存儲(chǔ)器管理單元 PPC405處置器支持4GB的尋址空間，存儲(chǔ)器管理單元MMU提供地址轉(zhuǎn)換和維護(hù)功能，以及存儲(chǔ)器仲裁。PPC405的MMU采用變頁(yè)長(zhǎng)的方法支持需求分頁(yè)demandd方式的虛擬存儲(chǔ)器管理，運(yùn)用的頁(yè)長(zhǎng)可以是1KB、4KB、16KB、64KB、256K、1MB、4MB或16MB。這種虛擬存儲(chǔ)器管理方式可有效地提高存儲(chǔ)器的效率，將TLB的未命中次數(shù)降低到最少。MMU中有三類不同的TLB，64輸入的TLB用于定義一個(gè)頁(yè)轉(zhuǎn)換，它是全相關(guān)TLB，任何時(shí)辰都能堅(jiān)持任一種頁(yè)長(zhǎng)組合方式的轉(zhuǎn)換。另二個(gè)分別是4輸

18、入指令投影Instruction Shadow TLB和8輸入數(shù)據(jù)投影Data ShadowTLB，這二個(gè)TLB的作用是防止指令存取和數(shù)據(jù)存取時(shí)兩者的相互影響。 .Cache單元 PPC405處置器有一個(gè)指令Cache單元ICU和一個(gè)數(shù)據(jù)Cache單元DCU，處置器對(duì)存儲(chǔ)器的訪問是經(jīng)過(guò)指令Cache和數(shù)據(jù)Cache進(jìn)展的。PP405處置器的指令Cache單元和數(shù)據(jù)Cache單元都是16KB的2路組關(guān)聯(lián)構(gòu)造，按8個(gè)字32字節(jié)的Cache行進(jìn)展操作。ICU和DCU都由一個(gè)Cache控制器、一組Cache陣列和一個(gè)處置器部分總線PLB主接口組成。Cache的數(shù)據(jù)更新按最近最少運(yùn)用LRU交換戰(zhàn)略進(jìn)展，

19、一旦Cache行注滿，Cache控制器就更新最近最少運(yùn)用的那一行。指令Cache單元在每個(gè)周期最多可為取指譯碼單元提供兩條指令 。數(shù)據(jù)Cache單元可以獨(dú)立處置Load/Store操作和Cache控制指令，也可以動(dòng)態(tài)地重新安排從PLB總線來(lái)的懇求的優(yōu)先權(quán)，以降低指令執(zhí)行中斷的時(shí)間。 .定時(shí)器 PPC405處置器內(nèi)有一個(gè)64位的時(shí)間基準(zhǔn)和三個(gè)定時(shí)器，時(shí)基的時(shí)鐘可以是CPU的時(shí)鐘，以與CPU同步，也可以用外部時(shí)鐘源。三個(gè)定時(shí)器的計(jì)數(shù)與時(shí)基同步。這三個(gè)定時(shí)器是可編程間歇定時(shí)器PITProgrammable Interval Timer，固定間歇定時(shí)器FITFixed Interval Timer，以

20、及“看門狗定時(shí)器WDT。調(diào)試單元 支持ROM Monitor和軟件調(diào)試的內(nèi)部調(diào)試方式支持JTAG調(diào)試的外部調(diào)試方式調(diào)試等待方式實(shí)時(shí)跟蹤方式.2PPC405處置器的接口信號(hào) CPU控制復(fù)位時(shí)鐘和電源管理接口指令側(cè)處置器部分總線ISPLB接口數(shù)據(jù)側(cè)處置器部分總線DSPLB接口 DCR總線接口外部中斷接口信號(hào) JTAG接口信號(hào) 調(diào)試接口信號(hào) 跟蹤接口信號(hào) .8.4.3 極速雙向串行傳送器 極速雙向串行傳送器是Xilinx公司在2001年初次提出的一種數(shù)據(jù)傳輸技術(shù)，2001.11發(fā)布了極速雙向串行傳送器的第一個(gè)版本，經(jīng)不斷修正和完善，到2004年12月發(fā)布了V.2.5版，在Virtex II Pro系列器件上首先運(yùn)用，用于總線之間或子系統(tǒng)之間的高速數(shù)據(jù)