1、南京理工大學南京理工大學Nanjing University of Science & Technology微機原理及應用微機原理及微機原理及應應用用PC機的其它總線機的其它總線IBM PC的系統總線及時序的系統總線及時序IBM PC/XT CPU子系統子系統總線及時序總線及時序指令周期、總線周期和指令周期、總線周期和T狀態狀態 v指令周期：指令周期：執行一條指令所需要的時間。執行一條指令所需要的時間。說明：不同指令的指令周期是不同的。說明：不同指令的指令周期是不同的。指令周期可劃分為若干個總線周期。指令周期可劃分為若干個總線周期。v總線周期：總線周期：CPU從存儲器或輸入輸出端口存取

2、一個字節從存儲器或輸入輸出端口存取一個字節所需的時間。所需的時間。vl時鐘周期時鐘周期(T狀態狀態)：T狀態是狀態是CPU處理動作的最小單位。處理動作的最小單位。每個總線周期至少包含每個總線周期至少包含4個時鐘周期即個時鐘周期即T1T4狀態。狀態。 8088的時鐘頻率為的時鐘頻率為5MHz，故時鐘周期或一個，故時鐘周期或一個T狀態為狀態為200ns。在。在IBM PC中，系統時鐘頻率為中，系統時鐘頻率為4.77MHz，故一個，故一個T狀態為狀態為210ns。微機的總線結構微機的總線結構 l l 總線的分類總線的分類 按照總線在微機中所處位置不同，可把總線分為以下按照總線在微機中所處位置不同，可

3、把總線分為以下4類：類：1 1片內總線：片內總線：(在在CPU內部內部)2 2片級總線：片級總線：在一塊印制電路板內，尤其是主機板內在一塊印制電路板內，尤其是主機板內3 3系統總線：系統總線：主機板與擴展板連接的總線，如連接顯卡、聲主機板與擴展板連接的總線，如連接顯卡、聲卡，是微機特有的，也稱板級總線。卡，是微機特有的，也稱板級總線。4 4外總線：外總線：即通訊總線，用于微機系統與其它電子設備的連即通訊總線，用于微機系統與其它電子設備的連接，如接，如RS-232，IEEE-488，不是微機所特有。，不是微機所特有。l l 總線的三態性總線的三態性三態：三態：指輸出有指輸出有邏輯高電平、邏輯低電

4、平和浮空三種狀態邏輯高電平、邏輯低電平和浮空三種狀態。當處于浮空狀態時，總線電路呈現極高的輸出阻抗，如同當處于浮空狀態時，總線電路呈現極高的輸出阻抗，如同與外界隔絕一樣。與外界隔絕一樣。 總線電路的這種三態性，既保證了在任何時刻，只允總線電路的這種三態性，既保證了在任何時刻，只允許此刻進行信息交換的設備占用總線，其他設備與總線完許此刻進行信息交換的設備占用總線，其他設備與總線完全脫離，不會影響信息的正常傳遞，又為其他快速信息傳全脫離，不會影響信息的正常傳遞，又為其他快速信息傳遞方式遞方式(如如DMA)提供了必要條件。提供了必要條件。總線的三態性是現在問總線的三態性是現在問世的所有微處理器的共性

5、。世的所有微處理器的共性。 微處理器微處理器(包括包括8088/8086)的地址總線、數據總線及部的地址總線、數據總線及部分控制總線均采用三態緩沖器式總線電路。分控制總線均采用三態緩沖器式總線電路。微機的總線結構微機的總線結構 IBM PC/XT CPU子系統子系統 IBM PC/XT的的CPU子系統除子系統除了核心器件了核心器件8088以外，還需要以外，還需要附加：附加：v 地址鎖存器地址鎖存器 Intel8282或或74LS373v 時鐘發生器時鐘發生器8284v 數據總線驅動器數據總線驅動器v Intel8286或或74LS245v 總線控制器總線控制器8288等等80883432293

6、13017233322192118161514131211109876543239383736352627282524BHERDLOCKRQ/GT0RQ/GT1NMITESTMXREADYCLKRSTINTRAD0AD1AD2AD3AD4AD5AD6AD7A8 A9 A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0S1S2QS0QS11. 最小組態工作模式最小組態工作模式8086CPU處于最小組態工作模式時，處于最小組態工作模式時， 系統中只有一個系統中只有一個CPU， CPU的控制總線信號直接由引腳的控制總線信號直接由引腳 24 31 接出接出最小的含

7、義是：最小的含義是：系統中的存儲器容量較小，系統中的存儲器容量較小， 外設端口也較少，外設端口也較少， 所需的系統總線控制邏輯的規模較小，所需的系統總線控制邏輯的規模較小， 總線的驅動能力不高。總線的驅動能力不高。最小組態工作模式適用于小規模應用場合。最小組態工作模式適用于小規模應用場合。8088的兩種工作模式的兩種工作模式1. 最大組態工作模式最大組態工作模式8086CPU處于最大組態工作模式時，系統中可包含兩個或處于最大組態工作模式時，系統中可包含兩個或 兩個以上兩個以上CPU，8086稱為主處理器，其他的稱為協處理器稱為主處理器，其他的稱為協處理器 8087 數學協處理器，數學協處理器，

8、8089 輸入輸出協處理器輸入輸出協處理器 CPU的控制總線信號由引腳的控制總線信號由引腳 24 31經經8288總線控制器轉換后接出。總線控制器轉換后接出。最大的含義是：最大的含義是：構成的計算機系統規模較大，構成的計算機系統規模較大， 存儲器容量較大，外設端口也較多，存儲器容量較大，外設端口也較多， 總線的控制和驅總線的控制和驅 動能力較強，動能力較強， 構成多處理器系統，顯著提高系統的工作效率構成多處理器系統，顯著提高系統的工作效率8088的兩種工作模式的兩種工作模式8088的兩種組態的兩種組態最小組態：最小組態：單處理器系統單處理器系統最大組態：最大組態：多處理器系統：主處理器，協處理

9、器。多處理器系統：主處理器，協處理器。協處理器：協處理器：數學協處理器數學協處理器8087；輸入；輸入/輸出協處理器輸出協處理器8089。它們都有自己的指令系統，可以對其編制程序。它們都有自己的指令系統，可以對其編制程序。最最 小小 組組 態態最最 大大 組組 態態MN/MX接接5VMN/MX接地接地構成單處理器系統構成單處理器系統構成多處理器系統構成多處理器系統 控制信號由控制信號由CPU提供提供 控制信號由控制信號由8288提供提供最小組態下最小組態下CPU子系統子系統最大組態下最大組態下CPU子系統子系統VccA15A16/S3A17/S4A18/S5A19/S6(HIGH) MN/MX

10、RDRQ/GT0 (HOLD)RQ/GT1 (HLDA)LOCK (WR)S2 (IO/M)S1 (DT/ R)S0 (DEN)QS0 (ALE)QS1 (INTA)TESTREDAYRESETGNDA14A13A12A11A10A9 A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND12345678910111213141516171819204039383736353433323130292827262524232221最大組態(最小組態)8088引腳圖引腳圖8088的引腳功能的引腳功能 8088343229313017233322192118161514131

11、211109876543239383736352627282524BHERDLOCKRQ/GT0RQ/GT1NMITESTMXREADYCLKRSTINTRAD0AD1AD2AD3AD4AD5AD6AD7A8 A9 A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0S1S2QS0QS1地址和數據線地址和數據線AD7AD0：地址和數據分時復用，三態地址和數據分時復用，三態A15A8：地址，輸出，三態地址，輸出，三態A19A16/S6S3：地址狀態復用地址狀態復用, 輸出輸出, 三態三態其中：其中：S3, S4 ：指明當前正使用的段寄存器。指明當前正使用的段寄

12、存器。其編碼和使用的段寄存器如下：其編碼和使用的段寄存器如下：00為為ES，01為為SS，10為為CS，11為為DS。S5：輸出輸出, 指明中斷允許標志指明中斷允許標志IF的當前狀態。的當前狀態。 S6：始終為低電平，沒定義始終為低電平，沒定義8088引腳的分時復用引腳的分時復用 8086/8088地址地址/數據線的分時復用特性數據線的分時復用特性 為了減少芯片上的引腳數目，為了減少芯片上的引腳數目，8086/8088CPU都采用了分都采用了分時時/復用的地址復用的地址/數據總線。數據總線。 當執行存儲器讀寫或當執行存儲器讀寫或I/O讀寫，并在讀寫，并在CPU總線周期的總線周期的T1周周期時，

13、作地址總線輸出，在其他期時，作地址總線輸出，在其他T狀態時均作為雙向數據總狀態時均作為雙向數據總線使用。線使用。 為了使地址信息在整個總線周期中均保持有效狀態，必須為了使地址信息在整個總線周期中均保持有效狀態，必須設置地址鎖存器把設置地址鎖存器把T1狀態上輸出的地址信息進行鎖存。狀態上輸出的地址信息進行鎖存。8086和和8088用于地址鎖存的控制信號為用于地址鎖存的控制信號為ALE，這是一條專用的高，這是一條專用的高電平有效的輸出信號。電平有效的輸出信號。8088的引腳功能的引腳功能控制和狀態線控制和狀態線(最大組態最大組態)S2,S1,S0：輸出，三態輸出，三態8088在最大組態下，沒有在最

14、大組態下，沒有WR、DEN、DT/R、IO/M等對存儲器和等對存儲器和I/O端口進行讀端口進行讀寫控制的直接信號，這些信號由總線控制寫控制的直接信號，這些信號由總線控制器器8288根據根據8088提供的這提供的這3個狀態信號譯個狀態信號譯碼后輸出。碼后輸出。RQ/GT0，RQ/GT1：是最大組態下是最大組態下DMA請求允許信號。請求允許信號。8088343229313017233322192118161514131211109876543239383736352627282524BHERDLOCKRQ/GT0RQ/GT1NMITESTMXREADYCLKRSTINTRAD0AD1AD2AD3A

15、D4AD5AD6AD7A8 A9 A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0S1S2QS0QS1控制和狀態線控制和狀態線(最大組態最大組態)LOCK：輸出，三態輸出，三態該信號由前綴指令該信號由前綴指令LOCK使其有效，且保使其有效，且保持該條指令執行完畢。當其有效時，別的持該條指令執行完畢。當其有效時，別的總線設備不能取得對系統總線設備不能取得對系統3總線的控制權。總線的控制權。QS0，QS1：輸出輸出提供提供8088指令隊列狀態，見指令隊列狀態，見P138表表4-2HIGH：在最大組態時始終為高電平。在最大組態時始終為高電平。8088的引腳功能

16、的引腳功能8088343229313017233322192118161514131211109876543239383736352627282524BHERDLOCKRQ/GT0RQ/GT1NMITESTMXREADYCLKRSTINTRAD0AD1AD2AD3AD4AD5AD6AD7A8 A9 A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0S1S2QS0QS1與組態無關的引線與組態無關的引線RD：輸出，三態輸出，三態讀信號，進行存儲器或讀信號，進行存儲器或I/O端口讀操作端口讀操作READY：輸入輸入CPU尋址的存儲器或尋址的存儲器或I/O設備送來

17、的響應信設備送來的響應信號，若為低電平，則為數據沒有準備好。號，若為低電平，則為數據沒有準備好。TEST：輸入輸入由由WAIT指令測試的信號，若為低電平，執指令測試的信號，若為低電平，執行行WAIT指令后面的指令，若為高電平，指令后面的指令，若為高電平，CPU處于空閑等待狀態，重復執行處于空閑等待狀態，重復執行WAIT指令。指令。8088的引腳功能的引腳功能8088343229313017233322192118161514131211109876543239383736352627282524BHERDLOCKRQ/GT0RQ/GT1NMITESTMXREADYCLKRSTINTRAD0AD

18、1AD2AD3AD4AD5AD6AD7A8 A9 A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0S1S2QS0QS1與組態無關的引線與組態無關的引線INTR：輸入輸入可屏蔽中斷請求信號，可屏蔽中斷請求信號，CPU在每條指令在每條指令結束前均要采樣該引線。結束前均要采樣該引線。NMI：輸入輸入非屏蔽中斷請求信號。非屏蔽中斷請求信號。RESET：復位信號，輸入復位信號，輸入使處理器立即結束現行操作。使處理器立即結束現行操作。 8088的引腳功能的引腳功能8088343229313017233322192118161514131211109876543239

19、383736352627282524BHERDLOCKRQ/GT0RQ/GT1NMITESTMXREADYCLKRSTINTRAD0AD1AD2AD3AD4AD5AD6AD7A8 A9 A10A11A12A13A14A15A16/S3A17/S4A18/S5A19/S6S0S1S2QS0QS18086/8088 CPU在在RESET信號來到后，信號來到后，CPU的狀態有如下特點：的狀態有如下特點：q標志寄存器標志寄存器FR，指令寄存器，指令寄存器IP，段寄存器，段寄存器DS，ES，SS置成置成0000H，指令隊列被清空；，指令隊列被清空；q將代碼段寄存器將代碼段寄存器CS置為置為FFFFH，C

20、PU會從會從FFFF0H單元讀取指單元讀取指令，執行操作。通常是在該單元中放一條跳轉指令，使之轉向相令，執行操作。通常是在該單元中放一條跳轉指令，使之轉向相應的程序段。應的程序段。q禁止可屏蔽中斷和單步中斷禁止可屏蔽中斷和單步中斷復位時各內部寄存器的值：復位時各內部寄存器的值：標志寄存器標志寄存器FR清零清零指令指針指令指針IP 0000HCS寄存器寄存器 FFFFHDS寄存器寄存器 0000HSS寄存器寄存器 0000HES寄存器寄存器 0000H指令隊列指令隊列 空空其他寄存器其他寄存器 0000H電源和定時線電源和定時線CLK：輸入，時鐘信號，一般由時鐘發生器輸入，時鐘信號，一般由時鐘發

21、生器8284輸出輸出VCC：電源線，要求加電源線，要求加5V10%的電壓的電壓GND：地線。地線。8088的引腳功能的引腳功能地址鎖存器地址鎖存器 地址鎖存器：地址鎖存器： Intel8282或或74LS373 當地址鎖存允許信號當地址鎖存允許信號ALE被送被送到到373的選通端的選通端G上時，上時，373就鎖就鎖存送到它的數據輸入端的數據。存送到它的數據輸入端的數據。 當把一個低電平有效的信號送當把一個低電平有效的信號送給輸出允許端給輸出允許端OC(OE)時，時，373就就把鎖存的數據從數據輸出端輸出。把鎖存的數據從數據輸出端輸出。74LS37334781314171811125691215

22、1619D0D1D2D3D4D5D6D7OCGQ0Q1Q2Q3Q4Q5Q6Q7雙向總線驅動器雙向總線驅動器 雙向總線驅動器雙向總線驅動器 8088收發數據的負載能力是有限的。收發數據的負載能力是有限的。為了增加為了增加8088的負載能力，尤其是組建的負載能力，尤其是組建較大系統時，在較大系統時，在8088和系統數據總線間和系統數據總線間需使用雙向總線驅動器。用于雙向總需使用雙向總線驅動器。用于雙向總線驅動器的芯片有線驅動器的芯片有8286和和74LS245。G：控制驅動器控制驅動器A端和端和B端何時接通端何時接通DIR：當當DIR輸入高電平時。數據從輸入高電平時。數據從A傳到傳到B；當；當DI

23、R輸入低電平時。數據從輸入低電平時。數據從B傳到傳到A。74LS245234567891911817161514131211A1A2A3A4A5A6A7A8GDIRB1B2B3B4B5B6B7B88284A時鐘發生器時鐘發生器 8088內沒有時鐘發生電路，內沒有時鐘發生電路，8284就是供就是供8086系列使用的單片時鐘發生器。它由系列使用的單片時鐘發生器。它由時時鐘電路、復位電路、準備就緒電路鐘電路、復位電路、準備就緒電路3部分部分組成。組成。q 時鐘發生電路時鐘發生電路X1,X2：外接石英晶體連接端外接石英晶體連接端F/C：使用外振源還是由使用外振源還是由X1, X2端外接晶端外接晶體振蕩

24、器，低電平時外接晶體振蕩器。體振蕩器，低電平時外接晶體振蕩器。CLK：時鐘信號輸出端，為振蕩信號經時鐘信號輸出端，為振蕩信號經3分頻后產生。分頻后產生。PLCK：對對CLK時鐘信號二分頻產生，占時鐘信號二分頻產生，占空比為空比為1/2，供定時，供定時/計數器使用。計數器使用。U48284A371458102121716151134611AEN1AEN2EFIREADYCLKRESETPCLKOSCX1X2ASYNCCSYNCF/CRDY1RDY2RESq 時鐘發生電路時鐘發生電路CSYNC：時鐘同步輸入，為多個時鐘同步輸入，為多個8284同同步工作而設置步工作而設置EFI：外振源輸入端外振源輸

25、入端OSC：晶振頻率輸出端，供顯示器用晶振頻率輸出端，供顯示器用 PC/XT微機只使用一片微機只使用一片8284A，外接，外接14.31818MHz的晶振的晶振(這是這是IBM彩色圖形卡上彩色圖形卡上必須使用的頻率必須使用的頻率)，OSC端輸出端輸出14.31818MHz的振蕩信號，的振蕩信號，CLK端輸出端輸出4.77MHz的的時鐘信號，時鐘信號，PCLK端輸出端輸出2.38MHz的外部的外部時鐘信號。時鐘信號。 U48284A371458102121716151134611AEN1AEN2EFIREADYCLKRESETPCLKOSCX1X2ASYNCCSYNCF/CRDY1RDY2RES

26、8284A時鐘發生器時鐘發生器 q復位電路復位電路RES:輸入信號，用于產生使系統復位的輸輸入信號，用于產生使系統復位的輸出信號出信號RESET，一般來自電源電路。，一般來自電源電路。RESET:輸出信號，到輸出信號，到CPU的的RESET端端q準備就緒電路準備就緒電路RDY1,RDY2：準備就緒輸入信號，準備就緒輸入信號，AEN1,AEN2：用來決定對應的用來決定對應的RDY信號生信號生效與否，若有效使效與否，若有效使RDY1和和RDY2產生產生REDAY信號，否則使信號，否則使CPU產生等待周期產生等待周期ASYNC：準備就緒輸入信號和時鐘信號進準備就緒輸入信號和時鐘信號進行同步的方式選擇

27、輸入端行同步的方式選擇輸入端REDAY：輸出到輸出到CPU的準備就緒信號的準備就緒信號U48284A371458102121716151134611AEN1AEN2EFIREADYCLKRESETPCLKOSCX1X2ASYNCCSYNCF/CRDY1RDY2RES8284A時鐘發生器時鐘發生器 8284A的功能：的功能：l產生恒定的時鐘信號，對準備好信產生恒定的時鐘信號，對準備好信號和復位信號進行同步；號和復位信號進行同步；l外界控制信號外界控制信號RDY和和RES可以在任可以在任何時候到來，何時候到來，8284A把它們同步在把它們同步在時鐘下降沿時輸出時鐘下降沿時輸出READY和和RESE

28、T信號到信號到CPU。U48284A371458102121716151134611AEN1AEN2EFIREADYCLKRESETPCLKOSCX1X2ASYNCCSYNCF/CRDY1RDY2RES8284A時鐘發生器時鐘發生器 8288總線控制器總線控制器 當當8088工作在最大組態方式時，工作在最大組態方式時，就需要使用就需要使用8288總線控制器來產生總線控制器來產生存儲器和存儲器和I/O端口讀寫操作的控制端口讀寫操作的控制信號。在最大組態的系統中，命令信號。在最大組態的系統中，命令信號和總線控制所需要的信號都是信號和總線控制所需要的信號都是8288根據根據8088提供的狀態信號提供

29、的狀態信號S0、S1、S2輸出的。輸出的。8288193182151657981311121641417S0S1S2CLKCENIOBAENALEMRDMWTAMWIORIOWAIOWDENDT/RINTAMC/PD譯碼器譯碼器狀態狀態發生器發生器命令信號命令信號MRDCMWTCAMWCIORCIOWCAIOWCINTA控制邏輯控制邏輯發生器發生器控制信號控制信號DT/RDENMCE/PDENALES0S1S2CLKAENCENIOB8288總線控制器總線控制器控制邏輯部分控制邏輯部分IOB：低電平時低電平時,8288處于系統總線方式處于系統總線方式,對存儲器和對存儲器和I/O設備進行控制設備

30、進行控制; IBM/XT的的8288即工作在此方式。若工作于即工作在此方式。若工作于I/O總線方式，則只用于控制總線方式，則只用于控制I/O設備。設備。AEN：AEN為低電平時是為低電平時是CPU控制總控制總線；線；AEN為高時是為高時是DMA控制總線。該控制總線。該引腳接來自總線仲裁電路的引腳接來自總線仲裁電路的AEN BRD信號。信號。CEN：該引腳接總線仲裁電路的該引腳接總線仲裁電路的AEN (即即AEN BRD的反相信號的反相信號)。當。當AEN#為為低電平，低電平，CEN為高電平時，為高電平時，8288才處才處于正常工作狀態于正常工作狀態CLK：接接8284的時鐘輸出信號。的時鐘輸出

31、信號。8288193182151657981311121641417S0S1S2CLKCENIOBAENALEMRDMWTAMWIORIOWAIOWDENDT/RINTAMC/PD8288總線控制器總線控制器控制信號發生器控制信號發生器ALE：地址鎖存允許信號地址鎖存允許信號DEN：數據允許信號數據允許信號DT/R：數據發送接收信號數據發送接收信號MCE/PDEN：設備級聯允許信號設備級聯允許信號/外外部數據允許信號。在部數據允許信號。在IBM PC/XT中中8288工作在系統總線方式，又只有一片工作在系統總線方式，又只有一片8259，即沒有，即沒有8259的級聯，因此該信的級聯，因此該信號未

32、使用。號未使用。8288193182151657981311121641417S0S1S2CLKCENIOBAENALEMRDMWTAMWIORIOWAIOWDENDT/RINTAMC/PD8288總線控制器總線控制器CPU時序時序1了解時序有利于了解時序有利于深入了解指令的執行過程。深入了解指令的執行過程。2有利于有利于提高所編程序的質量，減小存儲空間，加快程序提高所編程序的質量，減小存儲空間，加快程序運行速度。運行速度。3幫助我們在構成微機系統時，考慮幫助我們在構成微機系統時，考慮擴展的擴展的I/O端口、存端口、存儲器等與儲器等與CPU之間連接的時序配合。之間連接的時序配合。4在微機實時控

33、制應用中，在微機實時控制應用中，精確計算程序運行時間，精確計算程序運行時間，便于便于與控制過程相配合。與控制過程相配合。 1. T1 狀態：狀態： T1 狀態的下降沿，發狀態的下降沿，發 出狀態信號出狀態信號 。 經經Intel 8288 譯碼形成譯碼形成 、 、 、 ALE、DEN等控制信號。等控制信號。送出地址信號送出地址信號 AD19-0 ， 輸出輸出ALE正脈沖信號，在正脈沖信號，在 ALE 的下降沿鎖存地址。的下降沿鎖存地址。送出送出 = 0 ， 8286工工 作在接收狀態（讀數據）作在接收狀態（讀數據）DT RMRDCIORCDT R0S2ST 2 狀態：狀態： AD0 AD15

34、地址信號地址信號 消消 失，處于浮空狀態，失，處于浮空狀態， 作為輸入數據的過渡作為輸入數據的過渡期期 A16A19變為狀態變為狀態S3 S6。 低有效訪問存儲器低有效訪問存儲器 低有效訪問低有效訪問I/O端口端口 DEN 為高電平有效為高電平有效 ， 作為作為8286的選通信號的選通信號， 開啟開啟8286數據收發器數據收發器。IORCMRDC3. T3 狀態：狀態： 存儲器或存儲器或I/O端口將端口將 數據送數據送AD0 AD15總線總線 變為高電平。變為高電平。 若數據未準備就緒若數據未準備就緒 ， 則通過則通過 8284 經經CPU的的 READY線線送低電平信號送低電平信號 經經T3

35、 的下降沿采樣引腳的下降沿采樣引腳 電平，插入電平，插入TW等待狀態。等待狀態。 在每個在每個TW 狀態的下狀態的下 降沿采樣降沿采樣READY引腳引腳 電平，直到數據就緒。電平，直到數據就緒。2S0S4. T4 狀態：狀態：T4 狀態的下降沿，狀態的下降沿， CPU從從AD0 AD15數數 據總線上讀取數據據總線上讀取數據 。各引腳上控制信號各引腳上控制信號 復位，準備下一個復位，準備下一個 總線周期。總線周期。 S3 S6 狀態線復位。狀態線復位。ALEAD15 AD0地址輸出地址輸出數據輸入數據輸入CLKT1 T2 T3 、 TW T4 輸出輸出BHERDDT R狀態輸出狀態輸出S7S3

36、A19/S6A16/S3地址輸出地址輸出7BHE SQS0 ,QS1210S S S，READYDENMRDCIORC8288輸出輸出8086最大模式存儲器和最大模式存儲器和I/O讀總線周期讀總線周期1. T1 狀態：狀態： T1 狀態的下降沿，發狀態的下降沿，發 出狀態信號出狀態信號 。 經經Intel 8288 譯碼形成譯碼形成 、 、 、 ALE 、 DEN 等控制信號。等控制信號。送出地址信號送出地址信號 AD19-0 ， 輸出輸出ALE正脈沖信號，在正脈沖信號，在 ALE 的下降沿鎖存地址。的下降沿鎖存地址。送出送出 = 1 ， 8286工工 作在發送狀態（寫數據）作在發送狀態（寫數

37、據）DT RDT R0S2SMWTC AMWCIOWC AIOWCT 2 狀態：狀態： AD0 AD15 地址信號地址信號 消消 失，立即將要輸出的失，立即將要輸出的數據數據 送送AD0 AD15 數據總數據總線。線。 A16A19變為狀態變為狀態S3 S6。 存儲器寫存儲器寫 超前寫控制信號；超前寫控制信號； I/O端口寫端口寫 超前寫控制信號；超前寫超前寫控制信號；超前寫 控制信號超前一個時鐘周控制信號超前一個時鐘周 期發出。期發出。 DEN 為高電平有效為高電平有效 ， 作為作為8286的選通信號的選通信號。 IOWC AIOWCMWTC AMWC3. T3 狀態：狀態： 存儲器或存儲器

38、或 I/O 端口接受端口接受 AD0 AD15總線上的數據總線上的數據 變為高電平。變為高電平。若來不及接受數據若來不及接受數據 ， 則通過則通過 8284 經經CPU的的 READY線線送低電平信號，送低電平信號， 經經T3 的下降沿采樣引腳的下降沿采樣引腳 電平，插入電平，插入TW等待狀態。等待狀態。 在每個在每個TW 狀態的下降沿狀態的下降沿 采樣采樣READY引腳引腳 電平，電平， 直到數據就緒。直到數據就緒。2S0S4. T4 狀態：狀態：T4 狀態的下降沿，狀態的下降沿， 存儲器或存儲器或I/O端口端口 從從AD0 AD15數數據據 總線上讀取數據總線上讀取數據 。各引腳上控制信號

39、各引腳上控制信號 復位，準備下一復位，準備下一個個 總線周期。總線周期。 S3 S6 狀態線復位。狀態線復位。CLKT1 T2 T3 、 TW T4ALEAD15 AD0地址輸出地址輸出數據輸出數據輸出WR 輸出輸出BHE狀態輸出狀態輸出S7S3A19/S6A16/S3地址輸出地址輸出7BHE SQS0 ,QS1210S S S，READYDENAMWCAIOWC8288輸出輸出IOWCMWTCDT R8086最大模式存儲器和最大模式存儲器和I/O寫總線周期寫總線周期1. T1 狀態：狀態： T1 前沿之后，使前沿之后，使 = 0 ，訪問存儲器，訪問存儲器 = 1 ，訪問，訪問I/O端口端口送

40、地址信號送地址信號 AD19-0 ， 輸出輸出ALE正脈沖信號正脈沖信號 下降沿鎖存地址。下降沿鎖存地址。 A15 A8 始終為高始終為高8位位 地址。地址。 送送 = 0 ， 8286工作在接收狀態工作在接收狀態 （讀數據）。（讀數據）。IO MIO MDT RT 2 狀態：狀態：AD0AD7線地址線地址信號信號 消失，處于浮空狀消失，處于浮空狀態，態， 作為輸入數據的過作為輸入數據的過渡期渡期 A16A19變為狀態變為狀態S3 S6 在在T2 前沿前沿 ， = 0 低電平有效，打開存儲低電平有效，打開存儲 器或器或I/O端數據緩沖器端數據緩沖器 = 0 ， 作為作為 8286的選通信號的選

41、通信號， 開開 啟啟8286數據收發器數據收發器。RDDEN3. T3 狀態：狀態： 存儲器或存儲器或I/O端口將端口將 數據送數據送AD0 AD7總線總線 若數據未準備就緒若數據未準備就緒 ， 則通過則通過 8284 經經CPU的的 READY線線送低電平信號送低電平信號 T3 的下降沿，采樣的下降沿，采樣 READY 引腳電平，若引腳電平，若 是低電平，需插入是低電平，需插入TW 等待狀態。等待狀態。在每個在每個TW 狀態的下狀態的下 降沿采樣降沿采樣READY引腳引腳 電平，直到數據就緒。電平，直到數據就緒。4. T4 狀態：狀態：T4 狀態的下降沿，狀態的下降沿， CPU從從AD0 A

42、D7數數 據總線上讀取數據總線上讀取數據據 。 ， 引腳引腳 上控制信號復位上控制信號復位。 S3 S6狀態線復位。狀態線復位。DENRDALEA19/S6A16/S3地址輸出地址輸出狀態輸出狀態輸出 A15 A8地址輸出地址輸出CLKT1 T2 T3 TW T4高為讀高為讀I/O，低為讀存儲器，低為讀存儲器IO MRDDT RDENAD7 AD0地址輸出地址輸出數據輸入數據輸入8088最小模式存儲器和最小模式存儲器和I/O讀總線周期讀總線周期1. T1 狀態：狀態： T1 前沿之后，使前沿之后，使 = 0 ，訪問存儲器，訪問存儲器 = 1 ，訪問，訪問I/O端口端口送地址信號送地址信號 AD

43、19-0 ， 輸出輸出ALE正脈沖信號正脈沖信號 下降沿鎖存地址。下降沿鎖存地址。 A15 A8 始終為高始終為高8位位 地址。地址。 送送 = 1 ， 8286工作在發送狀態工作在發送狀態 （寫數據）。（寫數據）。IO MIO MDT RT 2 狀態：狀態： AD0 AD7地址地址信號信號 消失，立即將要輸消失，立即將要輸出的出的 數據送數據送AD0 AD7 總線總線 A16A19變為狀態變為狀態S3 S6 在在T2 前沿前沿 ， = 0 低電平有效，打開存儲低電平有效，打開存儲 器或器或I/O端數據緩沖器端數據緩沖器 = 0 ， 作為作為 8286的選通信號的選通信號， 開開 啟啟8286

44、數據收發器數據收發器。WRDEN3. T3 狀態：狀態： 存儲器或存儲器或I/O端口接端口接受受AD0 AD7上的數據上的數據若來不及接受數據若來不及接受數據 ， 則通過則通過 8284 經經CPU的的 READY線線送低電平信號送低電平信號 T3 的下降沿，采樣的下降沿，采樣 READY引腳電平，若引腳電平，若 是低電平，需插入是低電平，需插入TW 等待狀態。等待狀態。在每個在每個TW 狀態的下狀態的下 降沿采樣降沿采樣READY引腳引腳 電平，直到就緒。電平，直到就緒。4. T4 狀態：狀態：T4 狀態的下降沿，狀態的下降沿， 存儲器或存儲器或I/O端口端口完成完成 從從AD0 AD7數據

45、數據總總 線上讀取數據線上讀取數據 。 ， 引腳引腳 上控制信號復位上控制信號復位。 S3 S6狀態線復位。狀態線復位。DENWRCLKALET1 T2 T3 TW T4WRDT RDENA19/S6A16/S3地址輸出地址輸出狀態輸出狀態輸出S3 S6高為寫高為寫I/O，低為寫存儲器，低為寫存儲器IO MAD7 AD0地址輸出地址輸出數據輸出數據輸出A15 A8地址輸出地址輸出8088最小模式存儲器和最小模式存儲器和I/O寫總線周期寫總線周期例題詳解例題詳解1、對于地址、對于地址/數據復用的數據復用的CPU，為獲得地址信息，系統中必，為獲得地址信息，系統中必須使用：須使用：A) 單向緩沖器單

46、向緩沖器B) OC門門C) 鎖存器鎖存器D) 雙向三態緩沖器雙向三態緩沖器2、當、當 時，時，CPU完成的操作是：完成的操作是：A) I/O讀讀B) 存儲器讀存儲器讀C) 存儲器寫存儲器寫D) I/O寫寫3、8086/8088 CPU加電復位后，執行的第一條指令的地址為：加電復位后，執行的第一條指令的地址為：A) FFFFHB) 03FFFHC) 0FFFFHD) FFFF0H4、假設某總線周期需插入兩個、假設某總線周期需插入兩個TW等待狀態，則該總線周期等待狀態，則該總線周期內對內對REDAY信號檢查的次數是：信號檢查的次數是：A) 1 B) 2C) 3 D) 41WR,0RD,0IO/M答

47、：CADC5、總線周期為、總線周期為T1，T2，T3，T4，若要增加等待狀態，若要增加等待狀態TW，它應插在它應插在_之后：之后：A) T1B) T2C) T3D) T46、復位時所需的、復位時所需的RESET信號至少要維持信號至少要維持_：A) 2個時鐘周期的高電平個時鐘周期的高電平B) 4個時鐘周期的高電平個時鐘周期的高電平C) 2個時鐘周期的低電平個時鐘周期的低電平D) 2個時鐘周期的低電平個時鐘周期的低電平7、在、在8088最小模式下，執行最小模式下，執行“IN AL,n”指令時，指令時， 的信號電平依次為：的信號電平依次為：A) 0、0、1B) 0、三態、三態、0C) 0、1、0D)

48、 1、1、08、8086/8088 CPU存儲器寫周期中，數據開始的狀態是：存儲器寫周期中，數據開始的狀態是：A) T1 B) T2C) T3 D) T4WR,RD,IO/M答：CBAB例題詳解例題詳解PC/XT總線總線 PC/XT總線是總線是IBM PC/XT微機微機所配備的系統總線，是所配備的系統總線，是8位的總線位的總線標準。標準。 PC/XT總線共有總線共有62個信號，是個信號，是目前各類總線中最為精簡的，時目前各類總線中最為精簡的，時鐘頻率為鐘頻率為4.77MHz。ISA總線總線 在以在以80286CPU為核心的為核心的PC/AT及其兼容機中所使用的總及其兼容機中所使用的總線，稱為線

49、，稱為ISA總線總線，即，即Industry Standard Architecture總線，總線，也叫也叫AT總線。系統設計的時鐘頻率是總線。系統設計的時鐘頻率是8MHz，比，比PC/XT總總線幾乎快了近一倍，數據傳輸率可達線幾乎快了近一倍，數據傳輸率可達16MB/s。 ISA總線在原總線在原XT總線的基礎上，又增加了一個總線的基礎上，又增加了一個36腳的擴腳的擴展槽，將數據總線從展槽，將數據總線從8位擴充到位擴充到16位，地址線從位，地址線從20條擴充到條擴充到24條，將中斷數由條，將中斷數由8個擴充到個擴充到15個，個，DMA通道由通道由4個擴充到個擴充到8個。個。ISA總線總線ISA總

50、線的信號定義總線的信號定義ISA總線插槽示意圖總線插槽示意圖ISA總線板卡這是一塊聲卡，這是一塊聲卡，它采用它采用1616位位ISAISA總線總線ISA總線總線早期主板上的早期主板上的ISA總線插槽總線插槽MCA總線總線 隨著隨著80386、80486等等32位位CPU的問世，的問世，ISA總線總線24位位的地址線和的地址線和16位的數據線與位的數據線與32位的位的CPU不匹配。不匹配。IBM公公司于司于1987年推出了年推出了32位的微通道結構位的微通道結構(Micro Channal Architecture, MCA)總線，并在總線，并在PS/2機上使用。機上使用。 MCA總線將數據線和

51、地址線都擴充到總線將數據線和地址線都擴充到32位，成為標準位，成為標準的的32位擴展總線系統，同時系統的尋址范圍增加到位擴展總線系統，同時系統的尋址范圍增加到4GB，它的傳輸速率為它的傳輸速率為40MB/s，具有多種優良的性能。，具有多種優良的性能。 但但MCA總線與當時已廣泛使用的總線與當時已廣泛使用的ISA總線不兼容，且總線不兼容，且IBM公司注冊了公司注冊了MCA的版權，從而影響了它的推廣。的版權，從而影響了它的推廣。EISA總線總線 1988年年9月，由月，由Compaq, AST等等9家家PC機生產廠家聯合推機生產廠家聯合推出一種出一種與與ISA兼容兼容的總線標準，稱為增強的的總線標

52、準，稱為增強的ISA總線，即總線，即EISA總線。由于總線。由于EISA與與ISA兼容，并在許多方面參考了兼容，并在許多方面參考了MCA的設計，稱為一種與的設計，稱為一種與MCA相抗衡的總線標準。相抗衡的總線標準。 EISA總線支持新一代總線支持新一代智能總線主控技術智能總線主控技術，使外設控制卡，使外設控制卡可以控制系統總線，可以實現可以控制系統總線，可以實現32位尋址位尋址，實現對，實現對CPU, DMA和總線控制器的和總線控制器的32位數據傳輸位數據傳輸，支持，支持突發式數據傳輸突發式數據傳輸，最，最高數據傳輸速率為高數據傳輸速率為33MB/s。VL總線總線(VESA局部總線局部總線)

53、盡管總線技術不斷發展，但高速盡管總線技術不斷發展，但高速CPU和硬盤、視頻卡和和硬盤、視頻卡和其它一些高速外設只能通過一個慢速且狹窄的路徑傳輸數其它一些高速外設只能通過一個慢速且狹窄的路徑傳輸數據，使據，使CPU的高性能大打折扣，而局部總線則打破了這一的高性能大打折扣，而局部總線則打破了這一瓶頸。瓶頸。 1992年年5月，視頻電子標準委員會月，視頻電子標準委員會VESA制定了制定了VL(VESA Local總線總線)總線。總線。VL總線的總線的數據寬度是數據寬度是32位位，其操作頻率，其操作頻率最高可達最高可達66MHz。 VL總線的優點是：協議簡單，傳輸速率高，能夠支持多總線的優點是：協議簡單，傳輸速率高，能夠支持多種硬件。但是其規范性、兼容性和擴展性均較差。種硬件。但是其規范性、兼容性和擴展性均較差。PCI總線總線 1991年下半年，年下半年，Intel首先提出了首先提出了PCI(Peripheral Component Interconnection外部設備互連局部總線外部設備互連局部總線)總線總線，并于并于1993年聯合年聯合IBM、Compaq、AST、HP、DEC等等公司推出了公司推出了PCI總線，幾乎得到了所有計算機廠商的支總線，幾