1、1第7章 存儲器存儲器系統系統2主要內容：主要內容：存儲器系統的概念存儲器系統的概念半導體存儲器的分類及其特點半導體存儲器的分類及其特點半導體存儲芯片的外部特性及其與系統的半導體存儲芯片的外部特性及其與系統的連接連接存儲器接口設計（存儲器擴展技術）存儲器接口設計（存儲器擴展技術）高速緩存高速緩存37.1 概概 述述主要內容：主要內容：存儲器系統及其主要技術指標存儲器系統及其主要技術指標半導體存儲器的分類及特點半導體存儲器的分類及特點兩類半導體存儲器的主要區別兩類半導體存儲器的主要區別4一、存儲器系統一、存儲器系統51. 存儲器系統的一般概念存儲器系統的一般概念將兩個或兩個以上速度、容量和價格各

2、不相將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬件相結合的同的存儲器用硬件、軟件或軟硬件相結合的方法連接起來方法連接起來系統的存儲速度接近最快的存儲器，容量接系統的存儲速度接近最快的存儲器，容量接近最大的存儲器。近最大的存儲器。構成存儲系統。構成存儲系統。62. 兩種存儲系統兩種存儲系統在一般計算機中主要有兩種存儲系統：在一般計算機中主要有兩種存儲系統：Cache存儲系統存儲系統主存儲器主存儲器高速緩沖存儲器高速緩沖存儲器虛擬存儲系統虛擬存儲系統主存儲器主存儲器磁盤存儲器磁盤存儲器7Cache存儲系統存儲系統對程序員是透明的對程序員是透明的目標：目標：提高存儲速度提高存儲

3、速度Cache主存儲器主存儲器8虛擬存儲系統虛擬存儲系統對應用程序員是透明的。對應用程序員是透明的。目標：目標：擴大存儲容量擴大存儲容量主存儲器主存儲器磁盤存儲器磁盤存儲器93. 主要性能指標主要性能指標存儲容量存儲容量（S S）（字節、千字節、兆字節等）（字節、千字節、兆字節等）存取時間存取時間（T T）（與系統命中率有關）（與系統命中率有關）命中率（命中率（H H）T=HT=H* *T T1 1+ +（1-H1-H）* *T T2 2單位容量價格（單位容量價格（C C）訪問效率（訪問效率（e e）104. 微機中的存儲器微機中的存儲器 通用寄存器組及通用寄存器組及 指令、數據緩沖棧指令、數

4、據緩沖棧高速緩存高速緩存主存儲器主存儲器聯機外存儲器聯機外存儲器脫機外存儲器脫機外存儲器片內存儲部件片內存儲部件內存儲部件內存儲部件外存儲部件外存儲部件11二、半導體存儲器二、半導體存儲器121. 半導體存儲器半導體存儲器半導體存儲器由能夠表示二進制數半導體存儲器由能夠表示二進制數“0”和和“1”的、具有記憶功能的半導體器件的、具有記憶功能的半導體器件組成。組成。能存放一位二進制數的半導體器件稱為能存放一位二進制數的半導體器件稱為一個存儲元。一個存儲元。若干存儲元構成一個存儲單元。若干存儲元構成一個存儲單元。132. 半導體存儲器的分類半導體存儲器的分類內存儲器內存儲器隨機存取存儲器（隨機存取

5、存儲器（RAM）只讀存儲器（只讀存儲器（ROM）14隨機存取存儲器隨機存取存儲器（RAM）RAM靜態存儲器（靜態存儲器（SRAM）動態存儲器（動態存儲器（DRAM）15只讀存儲器只讀存儲器（ROM）只讀存儲器只讀存儲器掩模掩模ROM一次性可寫一次性可寫ROMEPROMEEPROM163. 主要技術指標主要技術指標存儲容量存儲容量存儲單元個數存儲單元個數每單元的二進制數位數每單元的二進制數位數存取時間存取時間實現一次讀實現一次讀/ /寫所需要的時間寫所需要的時間存取周期存取周期連續啟動兩次獨立的存儲器操作所需間隔連續啟動兩次獨立的存儲器操作所需間隔的最小時間的最小時間可靠性可靠性功耗功耗177.

6、2 隨機存取存儲器隨機存取存儲器掌握：掌握：SRAM與與DRAM的主要特點的主要特點幾種常用存儲器芯片及其與系統的連接幾種常用存儲器芯片及其與系統的連接存儲器擴展技術存儲器擴展技術18一、靜態存儲器一、靜態存儲器SRAMSRAM191. SRAM的特點的特點存儲元由雙穩電路構成，存儲信息穩定。存儲元由雙穩電路構成，存儲信息穩定。p196202. 典型典型SRAM芯片芯片掌握：掌握： 主要引腳功能主要引腳功能工作時序工作時序與系統的連接使用與系統的連接使用21典型典型SRAM芯片芯片SRAM6264：容量：容量：8K X 8b外部引線圖外部引線圖226264芯片的主要引線芯片的主要引線地址線：地

7、址線：A0-A12；數據線：數據線：D0-D7；輸出允許信號：輸出允許信號：OE；寫允許信號：寫允許信號：WE；選片信號：選片信號：CS1，CS2。236264的工作過程的工作過程讀操作讀操作寫操作寫操作 工作時序工作時序243. 8088總線信號總線信號8 80 08 88 8總總線線A19-A0A15-A0MEMR、MEMWIOR、IOW 存儲器存儲器輸入輸入/輸出輸出RD、WR254. 6264芯片與系統的連接芯片與系統的連接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR譯碼譯碼電路電路高位地高位地址信號址信號D0D7SRAM 62648088總線總線+5V265. 存

8、儲器編址存儲器編址001100001111000001011010低位地址（片內地低位地址（片內地址）址）高位地址（選片地高位地址（選片地址）址）27存儲器地址存儲器地址片選地址片選地址片內地址片內地址高位地址高位地址低位地址低位地址內存地址內存地址286264芯片的編址芯片的編址片首地片首地址址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地片尾地址址29存儲器編址存儲器編址001100001111000001011010CS00譯譯碼碼器器1CS3

9、06. 譯碼電路譯碼電路將輸入的一組高位地址信號通過變換，將輸入的一組高位地址信號通過變換，產生一個有效的輸出信號，用于選中某產生一個有效的輸出信號，用于選中某一個存儲器芯片，從而確定了該存儲器一個存儲器芯片，從而確定了該存儲器芯片在芯片在 內存中的地址范圍。內存中的地址范圍。將輸入的一組二進制編碼變換為一個特將輸入的一組二進制編碼變換為一個特定的輸出信號。定的輸出信號。31譯碼方式譯碼方式全地址譯碼全地址譯碼部分地址譯碼部分地址譯碼32全地址譯碼全地址譯碼用全部的高位地址信號作為譯碼信號，用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據一使得存儲器芯片的每一個單元都占據一個

10、唯一的內存地址。個唯一的內存地址。33全地址譯碼例全地址譯碼例A19A18A17A16A15A14A13& 1CS11SRAM 6264CS2+5V01111000346264芯片全地址譯碼例芯片全地址譯碼例片首地片首地址址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地片尾地址址該該6264芯片的地址范圍芯片的地址范圍 = F0000HF1FFFH35全地址譯碼例全地址譯碼例若已知某若已知某SRAM 6264芯片在內存中的地芯片在內存中的地址為

11、：址為： 3E000H3FFFFH試畫出將該芯片連接到系統的譯碼電路。試畫出將該芯片連接到系統的譯碼電路。36全地址譯碼例全地址譯碼例設計步驟：設計步驟：寫出地址范圍的二進制表示；寫出地址范圍的二進制表示；確定各高位地址狀態；確定各高位地址狀態；設計譯碼器。設計譯碼器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址37全地址譯碼例全地址譯碼例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：00

12、11111SRAM 6264CS2+5V0011111038部分地址譯碼部分地址譯碼用部分高位地址信號（而不是全部）作用部分高位地址信號（而不是全部）作為譯碼為譯碼 信號，使得被選中存儲器芯片占有幾組信號，使得被選中存儲器芯片占有幾組不同不同 的地址范圍。的地址范圍。39部分地址譯碼例部分地址譯碼例兩組地址：兩組地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000，111100040應用舉例應用舉例將將SRAM 6264芯片與系統連接，使其芯片與系統連接，使其地址

13、范圍為：地址范圍為：38000H39FFFH。使用使用74LS138譯碼器構成譯碼電路。譯碼器構成譯碼電路。41存儲器芯片與系統連接例存儲器芯片與系統連接例由題知地址范圍：由題知地址范圍： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A042應用舉例應用舉例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY043二、動態隨機存儲器二、動態隨機存儲器DRAM441. DRAM的特點的特點存儲元主要由電容構成；存儲元主要由電容構成；主要特點：

14、主要特點：需要需要定時刷新定時刷新。452. 典型典型DRAM芯片芯片2164A2164A：64K1bit采用行地址和列地址來確定一個單元；采用行地址和列地址來確定一個單元；行列地址分時傳送，行列地址分時傳送， 共用一組地址信號線；共用一組地址信號線；地址信號線的數量僅地址信號線的數量僅 為同等容量為同等容量SRAM芯芯 片的一半。片的一半。46主要引線主要引線 行地址選通信號。用于鎖存行地址；行地址選通信號。用于鎖存行地址； 列地址選通信號。列地址選通信號。地址總線上先送上行地址，后送上列地址，地址總線上先送上行地址，后送上列地址，它們它們 分別在分別在#RAS和和#CAS有效期間被鎖存在鎖

15、存有效期間被鎖存在鎖存器中。器中。DIN： 數據輸入數據輸入DOUT：數據輸出數據輸出WE=0WE=1n WE：寫允許信號寫允許信號RAS：CAS：數據寫入數據寫入數據讀出數據讀出47工作原理工作原理數據讀出數據讀出數據寫入數據寫入刷新刷新工作時序工作時序48刷新刷新將存放于每位中的信息讀出再照原樣將存放于每位中的信息讀出再照原樣寫寫 入原單元的過程入原單元的過程-刷新刷新刷新時序刷新時序493. 2164A在系統中的連接在系統中的連接與系統連接圖與系統連接圖502164A在系統中的連接在系統中的連接DRAM 2164A與系統連接的幾點說明：與系統連接的幾點說明：芯片上的每個單元中只存放芯片上

16、的每個單元中只存放1位二進制碼，每字節數據位二進制碼，每字節數據分別存放在分別存放在8片芯片中；片芯片中；系統的每一次訪存操作需同時訪問系統的每一次訪存操作需同時訪問8片片2164A芯片，該芯片，該8片芯片必須具有完全相同的地址；片芯片必須具有完全相同的地址；芯片的地址選擇是按行、列分時傳送，由系統的低芯片的地址選擇是按行、列分時傳送，由系統的低8位位送出行地址，高送出行地址，高8位送出列地址。位送出列地址。結論：結論：每每8片片2164A構成一個存儲體（單獨一片則無意義）；構成一個存儲體（單獨一片則無意義）；每個存儲體內的所有芯片具有相同的地址（片內地每個存儲體內的所有芯片具有相同的地址（片

17、內地址），應同時被選中，僅有數據信號由各片分別引出。址），應同時被選中，僅有數據信號由各片分別引出。三、存儲器擴展技術三、存儲器擴展技術（內存儲器設計）521. 存儲器擴展存儲器擴展n用多片存儲芯片構成一個需要的內存空間；用多片存儲芯片構成一個需要的內存空間；n各存儲器芯片在整個內存中占據不同的地址范各存儲器芯片在整個內存中占據不同的地址范圍；圍；n任一時刻僅有一片（或一組）被選中。任一時刻僅有一片（或一組）被選中。n存儲器芯片的存儲容量等于：存儲器芯片的存儲容量等于： 單元數單元數每單元的位數每單元的位數字節數字節數字長字長擴展單元擴展單元擴展字長擴展字長532. 存儲器擴展方法存儲器擴展方

18、法位擴展位擴展字擴展字擴展字位擴展字位擴展擴展字長擴展字長擴展單元數擴展單元數既擴展字長也擴展單元數既擴展字長也擴展單元數54位擴展位擴展構成內存的存儲器芯片的字長小于內構成內存的存儲器芯片的字長小于內存單元存單元 的字長時的字長時需進行位擴展。需進行位擴展。位擴展：每單元字長的擴展。位擴展：每單元字長的擴展。55位擴展例位擴展例用用8片片2164A芯片構成芯片構成64KB存儲器。存儲器。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.56位擴展方法：位擴展方法：將每片的地址線、控制線并聯，數據線將每片的地址線、控制線并聯，數據線分分 別引出

19、。別引出。位擴展特點：位擴展特點：存儲器的單元數不變，位數增加。存儲器的單元數不變，位數增加。57字擴展字擴展地址空間的擴展地址空間的擴展芯片每個單元中的字長滿足，但單元數不滿芯片每個單元中的字長滿足，但單元數不滿足。足。擴展原則：擴展原則：每個芯片的地址線、數據線、控制線并聯。每個芯片的地址線、數據線、控制線并聯。片選端分別引出，以使每個芯片有不同的地片選端分別引出，以使每個芯片有不同的地址范圍。址范圍。58A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS譯譯碼碼器器Y0Y1高高位位地地址址R/W字擴展示意圖59字擴展例字擴展例用兩片

20、用兩片64K8位的位的SRAM芯片構成容量為芯片構成容量為128KB的存儲器的存儲器兩芯片的地址范圍分別為：兩芯片的地址范圍分別為：20000H2FFFFH30000H3FFFFH 60字擴展例字擴展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片261字位擴展字位擴展設計過程：設計過程：根據內存容量及芯片容量確定所需存儲芯片數；根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行位擴展以滿足字長要求；

21、進行字擴展以滿足容量要求。進行字擴展以滿足容量要求。若已有存儲芯片的容量為若已有存儲芯片的容量為L LK K，要構成容量為要構成容量為M M N N的存儲器，需要的芯片數為：的存儲器，需要的芯片數為： （M / L） （N / K）62字位擴展例字位擴展例用用32Kb芯片構成芯片構成256KB的內存。的內存。637.3 只讀存儲器只讀存儲器（ROM）nEPROMnEEPROM（紫外線擦除）紫外線擦除）（電擦除）電擦除）64一、一、EPROMEPROM651. 特點特點可多次編程寫入；可多次編程寫入；掉電后內容不丟失；掉電后內容不丟失；內容的擦除需用紫外線擦除器。內容的擦除需用紫外線擦除器。66

22、2. EPROM 27648K8bit芯片芯片地址信號：地址信號：A0 A12數據信號：數據信號：D0 D7輸出信號：輸出信號：OE片選信號：片選信號：CE編程脈沖輸入：編程脈沖輸入：PGM其引腳與其引腳與SRAM 6264完全兼容完全兼容.672764的工作方式的工作方式數據讀出數據讀出編程寫入編程寫入擦除擦除標準編程方式標準編程方式快速編程方式快速編程方式編程寫入：編程寫入：每出現一個編程負脈沖就寫入一個字節數據每出現一個編程負脈沖就寫入一個字節數據68二、EEPROM691. 特點特點可在線編程寫入；可在線編程寫入；掉電后內容不丟失；掉電后內容不丟失；電可擦除。電可擦除。702. 典型典

23、型EEPROM芯片芯片98C64A8K8bit芯片；芯片；13根地址線（根地址線（A0 A12）；8位數據線（位數據線（D0 D7）；）；輸出允許信號（輸出允許信號（OE）；）；寫允許信號（寫允許信號（WE）；）；選片信號（選片信號（CE）；）；狀態輸出端（狀態輸出端（READY / BUSY）。713. 工作方式工作方式數據讀出數據讀出編程寫入編程寫入擦除擦除字節寫入：每一次字節寫入：每一次BUSY正脈沖寫正脈沖寫 入一個字節入一個字節自動頁寫入：每一次自動頁寫入：每一次BUSY正脈沖寫正脈沖寫 入一頁（入一頁（1 32字節）字節）字節擦除：一次擦除一個字節字節擦除：一次擦除一個字節片擦除：

24、一次擦除整片片擦除：一次擦除整片724. EEPROM的應用的應用可通過程序實現對芯片的讀寫；可通過程序實現對芯片的讀寫；僅當僅當READY / BUSY=1時才能進行時才能進行“寫寫”操作操作“寫寫”操作的方法：操作的方法：根據參數定時寫入根據參數定時寫入通過判斷通過判斷READY / BUSY端的狀態進行端的狀態進行寫入寫入 僅當該端為高電平時才可寫入下一個字節。 P215例例73四、閃速四、閃速EEPROM特點：特點：通過向內部控制寄存器寫入命令的通過向內部控制寄存器寫入命令的方法來控制芯片的工作方式。方法來控制芯片的工作方式。74工作方式工作方式數據讀出數據讀出編程寫入：編程寫入：擦擦

25、 除除讀單元內容讀單元內容讀內部狀態寄存器內容讀內部狀態寄存器內容讀芯片的廠家及器件標記讀芯片的廠家及器件標記數據寫入，寫軟件保護數據寫入，寫軟件保護字節擦除，塊擦除，片擦除字節擦除，塊擦除，片擦除擦除掛起擦除掛起757.4 高速緩存高速緩存（Cache)了解：了解：Cache的基本概念；的基本概念；基本工作原理；基本工作原理；命中率；命中率；Cache的分級體系結構的分級體系結構76Cache的基本概念的基本概念設置設置Cache的理由：的理由：CPU與主存之間在執行速度上存在較大差異；與主存之間在執行速度上存在較大差異；高速存儲器芯片的價格較高；高速存儲器芯片的價格較高；設置設置Cache

26、的條件：的條件：程序的局部性原理程序的局部性原理 時間局部性： 最近的訪問項可能在不久的將來再次被訪問最近的訪問項可能在不久的將來再次被訪問 空間局部性： 一個進程所訪問的各項，其地址彼此很接近一個進程所訪問的各項，其地址彼此很接近77Cache的工作原理的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中78Cache的命中率的命中率訪問內存時，訪問內存時，CPU首先訪問首先訪問Cache，找，找到則到則 “命中命中”，否則為，否則為“不命中不命中”。命中率影響系統的平均存取速度。命中率影響系統的平均存取速度。Cache存儲器系統的平均存取速度存儲器系統的平均存取速度

27、= Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不不命中率命中率Cache與內存的空間比一般為：與內存的空間比一般為：1 12879Cache的讀寫操作的讀寫操作讀操作讀操作寫操作寫操作貫穿讀出式貫穿讀出式旁路讀出式旁路讀出式寫穿式寫穿式回寫式回寫式80貫穿讀出式貫穿讀出式CPUCache主主 存存n CPU CPU對主存的所有數據請求都首先送到對主存的所有數據請求都首先送到CacheCache， 在在CacheCache中查找。中查找。n 若若命中，切斷命中，切斷CPUCPU對主存的請求，并將數據送出；對主存的請求，并將數據送出；n 如果不命中，則將數據請求傳給主存如果不命

28、中，則將數據請求傳給主存。81旁路讀出式旁路讀出式CPU向向Cache和主存同時發出和主存同時發出數據數據請求。請求。命中，則命中，則Cache將數據回送給將數據回送給CPU，并同時中斷并同時中斷CPU對主對主 存的請求；存的請求；若不命中，則若不命中，則Cache不做任何動作，由不做任何動作，由CPU直接直接訪問主存訪問主存CPUCache主主 存存82寫穿式寫穿式從從CPU發出的寫信號送發出的寫信號送Cache的同的同時也寫入主存。時也寫入主存。CPUCache主主 存存83回寫式回寫式（寫更新寫更新）數據一般只寫到數據一般只寫到Cache，當當Cache中的中的數據被再次更新時，將原更新

29、的數據寫數據被再次更新時，將原更新的數據寫入主存相應單元，并接受新的數據。入主存相應單元，并接受新的數據。CPUCache主主 存存更新更新寫入寫入84Cache的分級體系結構的分級體系結構一級一級Cache：容量一般為容量一般為8KB-64KB一級一級Cache集成在集成在CPU片內。片內。L1 Cache分分為指令為指令Cache和數據和數據Cache。使指令和數據使指令和數據的訪問互不影響。的訪問互不影響。指令指令Cache用于存放預取用于存放預取的指令。數據的指令。數據Cache中存放指令的操作數。中存放指令的操作數。 二級二級Cache：容量一般為容量一般為128KB-2MB在在Pe

30、ntium之后的微處理器芯片上都配置之后的微處理器芯片上都配置了二級了二級Cache，其工作頻率與，其工作頻率與CPU內核的頻內核的頻率相同。率相同。 85Cache的分級體系結構的分級體系結構系統中的二級系統中的二級Cache CPU L1CacheL2Cache速度和存儲速度和存儲容量兼備容量兼備提高存取速度提高存取速度主主 存存提供存儲容量提供存儲容量86IBM PC/XT存儲器的空間分配存儲器的空間分配00000H9FFFFHBFFFFHFFFFFHRAM區區 640KB保留區保留區 128KBROM區區 256KB87本章主要應掌握的知識點本章主要應掌握的知識點譯碼電路設計譯碼電路設

31、計半導體存儲器系統設計半導體存儲器系統設計SRAM存儲器系統設計存儲器系統設計EPROM和和EEPROM與系統的連接及其讀操作與系統的連接及其讀操作或讀、寫操作。或讀、寫操作。88第第5章應注意的幾點章應注意的幾點基本概念：基本概念：不同半導體存儲器的特點及應用場不同半導體存儲器的特點及應用場合合CacheCache的基本概念的基本概念系統設計：系統設計：存儲器芯片與系統的連接存儲器芯片與系統的連接譯碼電路及其他控制信號譯碼電路及其他控制信號存儲器擴展技術存儲器擴展技術能夠設計出所需能夠設計出所需要的內存儲器要的內存儲器32K8的的SRAM芯片芯片622561 12 23 34 45 56 6

32、7 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引腳圖引腳圖A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEO

33、ECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256邏輯圖邏輯圖SRAM 2114的功能的功能工作方式工作方式CS*WE*I/O4 I/O1未選中未選中讀操作讀操作寫操作寫操作10010高阻高阻輸出輸出輸入輸入SRAM 6264的功能的功能工作方式工作方式CS1*CS2WE*OE*D7 D0未選中未選中未選中未選中讀操作讀操作寫操作寫操作1000110110高阻高阻高阻高阻輸入輸入輸出輸出EPROM 2716的功能的功能工作方式工作方式CE*/PGMOE*VCCVPPDO7 DO0待用待用15V5V高阻高阻讀出讀出005V5V輸出輸出讀出禁止讀出禁止015V5V高阻高阻編程寫入編程寫入正脈沖正脈沖15V25V輸入輸入編程校驗編程校驗005V25V輸出輸出編程禁止編程禁止015V25V高阻高阻EPROM 2764的功能的功能工作方式工作方式CE*OE*PGM*A9VPPDO7 DO0讀出讀出0015V輸出輸出讀出禁止讀出禁止0115V高阻高阻待用待用15V高阻高阻Intel標識標識0012V15V輸出編碼輸出編碼標準編程標準編程01負脈沖負脈沖25V輸入輸入Intel編程編程01負脈沖負脈沖25V輸入輸入編程校驗編程校驗00125V輸出輸出編程禁止編程禁止125V高阻高阻存儲芯片的位擴充存儲芯