1、項目二 數碼顯示器的制作與調試 項目描述知識鏈接項目實施操作指導項目二 數碼顯示器的制作與調試項目二 數碼顯示器的制作與調試項目二 數碼顯示器的制作與調試項目二 數碼顯示器的制作與調試項目二 數碼顯示器的制作與調試項目二 數碼顯示器的制作與調試 項目描述知識鏈接項目實施操作指導項目二 數碼顯示器的制作與調試2.2 知識鏈接:指任一時刻的輸出只取決于指任一時刻的輸出只取決于同一時刻輸入狀態的組合，而與同一時刻輸入狀態的組合，而與電路原有的狀態無關的電路。電路原有的狀態無關的電路。 數字電路根據邏輯功能特點的不同分為數字電路根據邏輯功能特點的不同分為 組合邏輯電路組合邏輯電路 時序邏輯電路時序邏輯

2、電路 指任一時刻的輸出不僅取決于指任一時刻的輸出不僅取決于同一時刻輸入信號的組合，而且與同一時刻輸入信號的組合，而且與電路原有的狀態有關的電路。電路原有的狀態有關的電路。 一、組合邏輯電路的概念一、組合邏輯電路的概念 項目二 數碼顯示器的制作與調試組合邏輯電路的概述一、組合邏輯電路的概念一、組合邏輯電路的概念 項目二 數碼顯示器的制作與調試組合邏輯電路的概述 在任意時刻，如果邏輯電路的輸出狀態只取決于輸入各狀態的組合，而與電路原來的狀態無關，則稱該電路為組合電路。 假設組合電路由n個輸入端，m個輸出端，其框圖如圖2-3所示。可用下列邏輯函數描述：Yi=fi(X1,X2,Xn)（i=1,2,m）

3、組合電路的描述方法主要有邏輯函數表達式、真值組合電路的描述方法主要有邏輯函數表達式、真值表、邏輯圖、卡諾圖和波形圖等。表、邏輯圖、卡諾圖和波形圖等。 項目二 數碼顯示器的制作與調試組合邏輯電路的概述組合邏輯電路的邏輯功能特點：組合邏輯電路的邏輯功能特點： 沒有記憶功能。沒有記憶功能。 組合電路的結構特點：組合電路的結構特點： 由邏輯門構成，只存在從輸入到輸出的正向由邏輯門構成，只存在從輸入到輸出的正向通路，沒有反饋回路。通路，沒有反饋回路。 二、組合邏輯電路的特點二、組合邏輯電路的特點門電路是組合電路的基本單元。門電路是組合電路的基本單元。項目二 數碼顯示器的制作與調試組合邏輯電路的概述（1

4、1）按輸出端數目可分為單輸出電路和多輸出電路。）按輸出端數目可分為單輸出電路和多輸出電路。三、組合邏輯電路的分類三、組合邏輯電路的分類（2 2）按電路的邏輯功能分為加法器、編碼器、數）按電路的邏輯功能分為加法器、編碼器、數據選擇器等。據選擇器等。（3 3）按集成度分為小規模、中規模、大規模和超）按集成度分為小規模、中規模、大規模和超大規模集成電路。大規模集成電路。（4 4）按器件的極性可分為）按器件的極性可分為TTLTTL型和型和CMOSCMOS型。型。一、組合電路的分析一、組合電路的分析 項目二 數碼顯示器的制作與調試組合電路的分析分析思路：分析思路：基本步驟：基本步驟：根據給定邏輯電路，找

5、出輸出、輸入間的邏輯關根據給定邏輯電路，找出輸出、輸入間的邏輯關系，從而確定電路的邏輯功能。系，從而確定電路的邏輯功能。 組合邏輯電路的分析分析：1.根據邏輯電路圖，寫邏輯函數式；2.化簡邏輯函數式；3.列出真值表；4.分析邏輯功能。輸輸 出出1 11 10 00 01 11 10 00 0YBA輸輸 入入0 00 01 11 11 1 0 00 0 1 11 11 112YAY 例例2.1 2.1 分析圖分析圖2-52-5所示的所示的電路的邏輯功能。電路的邏輯功能。 解：解：( (1) )寫出輸出邏輯函數式并化簡寫出輸出邏輯函數式并化簡BABA ABBABA ABB ( (3) )分析邏輯功

6、能分析邏輯功能( (2) )列邏輯函數真值表列邏輯函數真值表通過分析真值表可知：當通過分析真值表可知：當A、B輸入的狀態不同時，輸入的狀態不同時，輸出輸出Y= 1 1；當；當A、B輸入的狀態相同時，輸出輸入的狀態相同時，輸出Y= 0 0；因此，；因此，圖示電路具有圖示電路具有異或異或功能，為功能，為異或異或門。門。Y3ABYY1Y2Y2ABY 1YY1Y313YBY ABA 32YYY BA 一、組合電路的分析一、組合電路的分析 項目二 數碼顯示器的制作與調試組合電路的分析1.逐級寫邏輯式一、組合電路的分析一、組合電路的分析 項目二 數碼顯示器的制作與調試組合電路的分析2.對邏輯式進行化簡BA

7、BACBBAABASBBAABABBAABABBAABA)()(BABA(摩根定律)(摩根定律)一、組合電路的分析一、組合電路的分析 項目二 數碼顯示器的制作與調試組合電路的分析3.列真值表一、組合電路的分析一、組合電路的分析 項目二 數碼顯示器的制作與調試組合電路的分析4.由真值表寫邏輯式項目二 數碼顯示器的制作與調試組合電路的分析 例例2.2 2.2 電路的輸出波形如圖電路的輸出波形如圖2-62-6所示，分析所示，分析該電路的邏輯功能。該電路的邏輯功能。 解：（1）由波形圖，列真值表：項目二 數碼顯示器的制作與調試組合電路的分析 例例2.2 2.2 電路的輸出波形如圖電路的輸出波形如圖2-

8、62-6所示，分析所示，分析該電路的邏輯功能。該電路的邏輯功能。 （2）由真值表分析邏輯功能： 由真值表知：該電路的邏輯功能是一位全加器，A、B為加數和被加數，C是低位的進位，X是和，Y是向高位的進位。項目二 數碼顯示器的制作與調試組合電路的分析 例例2.2 2.2 電路的輸出波形如圖電路的輸出波形如圖2-62-6所示，分析所示，分析該電路的邏輯功能。該電路的邏輯功能。 （3）由真值表列出邏輯表達式：CBACBACBABCCBACBCBAABCCBACBACBAX)()()()(ABCBAABCBABAABCCABCBABCAY)()(項目二 數碼顯示器的制作與調試組合電路的分析 例例2.2

9、2.2 電路的輸出波形如圖電路的輸出波形如圖2-62-6所示，分析所示，分析該電路的邏輯功能。該電路的邏輯功能。 （3）由真值表列出邏輯表達式：CBAXABCBAY)(二、組合電路的設計二、組合電路的設計 項目二 數碼顯示器的制作與調試組合電路的設計分析思路：分析思路：基本步驟：基本步驟：設計出滿足功能的要求的最簡邏輯電路圖。設計出滿足功能的要求的最簡邏輯電路圖。 組合邏輯電路的設計：1.邏輯抽象：分析問題的因果關系，確定并定義輸入、輸出變量；2.根據邏輯功能，列出真值表；3.根據真值表，寫出邏輯表達式；4.化簡邏輯表達式，或根據要求變換表達式；5.根據表表達式畫邏輯電路圖；6.檢驗，確定所設

10、計的電路能否實現所給的邏輯功能。ABCCABCBABCAL 設計一個三人表決電路，結果按設計一個三人表決電路，結果按“少數服從多數少數服從多數”的原則決定。的原則決定。（書本上的化簡過程有誤！）（書本上的化簡過程有誤！）解解: : （1 1）邏輯抽象：）邏輯抽象：（4 4）化簡。）化簡。（3 3）由真值表寫出邏輯表達式：）由真值表寫出邏輯表達式：例例2-3：設計舉例：設計舉例分析命題：假設三個人為輸入變量，分別用A、B、C表示，且為1表示同意，為0表示不同意。表決結果為輸出變量，且1表示通過，0表示不通過。（2 2）列真值表：）列真值表：得最簡與或表達式：（5 5）畫出邏輯圖。）畫出邏輯圖。A

11、CBCABL如果，要求用如果，要求用與非門與非門實現該邏輯電路，實現該邏輯電路，就應將表達式轉換成就應將表達式轉換成與非與非與非與非表達式：表達式： 畫出邏輯圖如圖所示。畫出邏輯圖如圖所示。 321YYYACBCABACBCABACBCABABCCABCBABCALACYBCYABY321二、組合電路的設計二、組合電路的設計 項目二 數碼顯示器的制作與調試組合電路的設計例 2.4 自行練習項目二 數碼顯示器的制作與調試組合電路的設計與分析：主要包括編碼器、譯碼器、加法器、數值主要包括編碼器、譯碼器、加法器、數值比較器、數值選擇器、多路分配器等。比較器、數值選擇器、多路分配器等。以上邏輯器件可制

12、成中小規模集成的標準以上邏輯器件可制成中小規模集成的標準化集成電路產品。化集成電路產品。2.2.4 常用集成組合電路項目二 數碼顯示器的制作與調試一、編碼器的主要要求：一、編碼器的主要要求： 理解編碼的概念。理解編碼的概念。 掌握掌握常用編碼器的類型、邏輯功能和使用方法。常用編碼器的類型、邏輯功能和使用方法。常用集成組合電路項目二 數碼顯示器的制作與調試編碼器編碼編碼 將具有特定意義的信息編將具有特定意義的信息編成相應二進制代碼的過程。成相應二進制代碼的過程。 實現編碼功能的電路實現編碼功能的電路 編碼器編碼器 二進制編碼器二進制編碼器 非二進制編碼器（二非二進制編碼器（二- -十進制編碼器）

13、十進制編碼器） 普通普通/優先編碼器優先編碼器 編碼器編碼器( (即即Encoder) )被編被編信號信號二進制二進制代碼代碼編碼編碼器器 編碼器的概念與類型編碼器的概念與類型 2n種信息n位代碼1. 1 二進制編碼器解：解： ( (1) ) 分析設計要求，列出功能表。分析設計要求，列出功能表。 例例 設計一個能將設計一個能將 I0、I1、I7 8 個輸入信號編成二個輸入信號編成二進制代碼輸出的編碼器。用進制代碼輸出的編碼器。用與非與非門和門和非非門實現。門實現。 由題意可知，該編由題意可知，該編碼器有碼器有 8 個輸入信號，個輸入信號，分別是分別是I0、I1、I7 ，有編碼請求時，輸入信有編

14、碼請求時，輸入信號用號用 1 1 表示，沒有時為表示，沒有時為0 0。根據根據2nN = 8 可求得輸可求得輸出出 n =3，為，為 3 位二進制位二進制代碼，分別用代碼，分別用Y0、Y1、Y2表示。表示。將將N= 2n 個輸入信號轉換成個輸入信號轉換成 n 位二進制代碼的邏輯電路。位二進制代碼的邏輯電路。 1 11 11 11 10 00 00 00 00 00 00 00 01 11 10 01 10 00 00 00 00 00 01 10 01 10 00 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 10 00 00

15、 00 00 01 10 00 00 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 1Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入( (2) ) 根據功能表寫出輸出邏輯函數表達式根據功能表寫出輸出邏輯函數表達式Y2=I4 + I5 + I6 + I7Y0=I1 + I3 + I5 + I7Y1=I2 + I3 + I6 + I7Y2=I4I5I6I7Y0=I1I3I5I7Y1=I2I3I6I7與非與非表達式表達式( (3)

16、) 畫邏輯圖畫邏輯圖I1I2I3I4I5I6I7Y0Y1Y23 位二進制位二進制編碼器編碼器I0省略不畫省略不畫 8 個需要編碼個需要編碼的輸入信號的輸入信號輸出輸出 3 位二位二進制碼進制碼1.2 二十進制編碼器解：解： 分析設計要求，分析設計要求， 列出功能表。列出功能表。 例例 設計一個二設計一個二 十進制編碼器，它十進制編碼器，它能將能將 I0、I1、 I9 10 個輸入信號編成個輸入信號編成 8421BCD 碼輸出。用碼輸出。用與非與非門和門和非非門實現。門實現。 由題意可知，該編由題意可知，該編碼器有碼器有 I0、I1、I9 10 個輸入信號，個輸入信號，有編碼有編碼請求時，輸入信

17、號為請求時，輸入信號為 1 1，沒有時為沒有時為0。根據。根據2nN = 10 可求得輸出可求得輸出 n =4，故，故有有 4 個輸出端，分別用個輸出端，分別用Y0、Y1、Y2 、Y3表示。表示。用用4 位二進制代碼對位二進制代碼對 0 9 一位十進制數碼進行一位十進制數碼進行編碼的電路。編碼的電路。1 10 00 01 11 10 00 00 00 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 00 01 11 11 10 00 00 01 10 00 00 00 00 00 00 00 01 11 10 00 00 00 01

18、10 00 00 00 00 00 01 10 01 10 00 00 00 00 01 10 00 00 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 00 00 00 01 1Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸

19、出輸出輸入輸入I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310 線線 4 線線編碼器編碼器( (2) ) 根據功能表寫出輸出邏輯函數表達式根據功能表寫出輸出邏輯函數表達式( (3) ) 畫邏輯圖畫邏輯圖Y2=I4 + I5 + I6 + I7Y0=I1 + I3 + I5 +I7+ I9Y1=I2 + I3 + I6 + I7Y3=I8 + I9I0省略不畫省略不畫輸出輸出 4 位位二進制代碼二進制代碼與非與非表達式表達式Y2=I4I5I6I7Y0=I1I3I5I7I9Y1=I2I3I6I7Y3=I8I91.3 優先編碼器 (即 Priority Encoder) 允許同時輸入多個編碼

20、信號，并只對其中允許同時輸入多個編碼信號，并只對其中優先級別最高的信號進行編碼輸出的電路。優先級別最高的信號進行編碼輸出的電路。 普通編碼器普通編碼器在任何時刻只允在任何時刻只允許一個輸入信號許一個輸入信號請求編碼，否則請求編碼，否則輸出發生混亂。輸出發生混亂。1 11 11 11 10 00 00 00 00 00 00 00 01 11 10 01 10 00 00 00 00 00 01 10 01 10 00 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 01 11 10 00 00 00 00 01 10 00 00 00 01

21、 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 1Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入項目二 數碼顯示器的制作與調試編碼器8 線線 3 線優先編碼器線優先編碼器 74LS14874LSE0CAE1B編碼信號編碼信號輸入端輸入端反碼反碼輸出端輸出端擴展輸出端擴展輸出端輸出輸出選通端選通端使能使能輸入端輸入端1 10 01 11 11 11 11 11 11 11 11 11 10 01 10 00 01

22、11 11 11 11 11 11 11 10 01 10 01 10 01 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 10 01 10 01 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 10 01 10 00 01 10 01 10 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1E0CSABC76543210輸出輸出輸入輸入0 00 00 00 00 00 00 00 00 01 1E174LS148701234

23、56CSE0CAE1B編碼信號編碼信號輸入端輸入端反碼反碼輸出端輸出端擴展輸出端擴展輸出端輸出輸出選通端選通端使能使能輸入端輸入端1 10 01 11 11 11 11 11 11 11 11 11 10 01 10 00 01 11 11 11 11 11 11 11 10 01 10 01 10 01 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 10 01 10 01 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 10 01 10 00 01 10 01 10 00 00 00 00 00 01 11

24、 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1E0CSABC76543210輸出輸出輸入輸入0 00 00 00 00 00 00 00 00 01 1E1依次依次類推類推 E1=1，編碼器不工作，編碼器不工作，CBA=111111，CS=1，E0=1 1。1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 0 E1=0 0，編碼器工作，當編碼器工作，當輸入均為輸入均為1時時， CS=1，E0=0 0。I0 =7 7，I1 = 6 6 時時，不論，不論 I5 I0 為為 0 0 還

25、是還是1 1，電路只，電路只對對 I6 進行進行編碼，輸出編碼，輸出 001001。0 00 01 10 00 01 10 01 1 I0 = 7 7 時時，不論其他，不論其他 Ii 為為 0 0 還是還是 1 1，電路只，電路只對對 I7 進行編碼進行編碼，輸出輸出 CBA = 000000。1 10 00 00 00 00 00 08 線線 3 線優先編碼器線優先編碼器 74LS148被編信號優先級別從低到被編信號優先級別從低到高依次為高依次為 0、1、2、3、4、5、6、7 。74LSE0CAE1B8 線線 3 線優先編碼器線優先編碼器 74LS1481 10

26、01 11 11 11 11 11 11 11 11 11 10 01 10 00 01 11 11 11 11 11 11 11 10 01 10 01 10 01 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 10 01 10 01 11 10 01 11 11 10 01 10 00 01 10 01 11 10 01 10 01 10 00 01 10 01 10 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1E0CSABC輸出輸出輸入輸入0 00 00

27、00 00 00 00 00 00 01 1E176543210二、譯碼器主要要求：主要要求： 理解譯碼的概念。理解譯碼的概念。 掌握二進制譯碼器掌握二進制譯碼器 74LS138 的的邏輯功能和使用方法。邏輯功能和使用方法。 理解其他常用譯碼器的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握掌握用二進制譯碼器實現組合邏輯電路用二進制譯碼器實現組合邏輯電路的方法。的方法。 項目二 數碼顯示器的制作與調試譯碼器與數據分配器譯碼譯碼是是編碼編碼的逆過程。的逆過程。 將具有特定意義的將具有特定意義的二進制代碼轉換成相應二進制代碼轉換成相應信號輸出的過程。信號輸出的過程。 實現譯碼功能

28、的電路。實現譯碼功能的電路。 譯碼器譯碼器 二進制譯碼器二進制譯碼器 二二 - - 十進制譯碼器十進制譯碼器 顯示譯碼器顯示譯碼器 譯碼器譯碼器( (即即 Decoder) ) 二進制二進制代碼代碼 與輸入代與輸入代碼對應的碼對應的特定信息特定信息 譯譯碼碼器器 譯碼的概念與類型譯碼的概念與類型 解：解： ( (1) ) 分析設計要求，列出功能表。分析設計要求，列出功能表。 例例 設計一個設計一個 3 位二進制代碼譯碼器。位二進制代碼譯碼器。 設輸入設輸入 3 位二進制代位二進制代碼為碼為A2、A1、A0 。共有。共有23= 8 種不同組合。因此，種不同組合。因此，它有它有8個輸出端，用個輸出

29、端，用Y0、Y1、 、Y7表示，輸出表示，輸出高電平高電平 1 有效。有效。2.1 二進制譯碼器 將輸入二進制代碼的各將輸入二進制代碼的各種組合按其原意轉換成對應種組合按其原意轉換成對應信號輸出的邏輯電路。信號輸出的邏輯電路。 1 11 11 10 00 00 00 00 01 10 00 00 01 11 10 00 00 00 00 00 01 10 01 10 01 10 00 00 00 00 00 00 01 10 00 01 11 10 00 00 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 00 01 10 00 00 01 10 0

30、0 00 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 0Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸輸 出出輸輸 入入1110000000001100000010101000000010011000000011001000000010001000001000001000000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸輸 出出輸輸 入入Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二進制位二進制譯碼器譯碼器Y0( (2) ) 根據譯碼器的功能表寫出輸出邏輯函數表達式根據譯碼

31、器的功能表寫出輸出邏輯函數表達式( (3) ) 畫邏輯圖畫邏輯圖Y0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m73 線線 8 線線譯碼器譯碼器 74LS138 簡介簡介74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7E3E2E101234567邏輯功能示意圖邏輯功能示意圖EN 3 位位二二進制碼進制碼輸入端輸入端8 個個譯碼輸出端譯碼輸出端低電平有效。低電平有效。使能端使能端 E1 高電平有效，高電平有效，E2

32、、E3 低電平低電平有效，即當有效，即當 E1 = 1 1， E2 = E3 = 0 0 時譯碼時譯碼，否，否則禁止譯碼。則禁止譯碼。0 01 11 11 11 11 11 11 11 11 11 10 01 11 10 01 11 11 11 11 11 10 01 11 10 01 11 11 10 01 11 11 11 11 11 10 01 10 01 11 11 11 10 01 11 11 11 10 00 01 10 01 11 11 11 11 10 01 11 11 11 11 10 00 01 11 11 11 11 11 10 01 11 10 01 10 00 01

33、11 11 11 11 11 11 10 01 11 10 00 00 01 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 1Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2E2+E3E1輸出輸出輸入輸入74LS138 功能表功能表0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 11 10 00 01 10 00 00 00

34、01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1允許譯碼允許譯碼器工作器工作禁止禁止譯碼譯碼 Y7 Y0 由輸入二進制碼由輸入二進制碼 A2、A1、A0 的取值決定。的取值決定。輸出邏輯函數式輸出邏輯函數式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7二進制譯碼器能譯出輸二進制譯碼器能譯出輸入變量的全部取值組合，故入變量的全部取值組合，故又稱變量譯碼器，也稱全譯又稱變量譯碼器，也稱全譯碼器。碼器

35、。其輸出端能提供輸入其輸出端能提供輸入變量的全部最小項。變量的全部最小項。 74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y774LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 1STA1 1低低 3 位碼從各譯碼位碼從各譯碼器的碼輸入端輸入。器的碼輸入端輸入。A3A2A1A0低低位位片片高高位位片片例例 兩片兩片 74LS138 組成的組成的 4 線線 16 線線譯碼器。譯碼器。16 個譯碼個譯碼輸出端輸出端 4 位二進制碼位二進制碼

36、輸入端輸入端A2A1A0A2A1A0A2A1A0STBA3STASTCSTCSTBE高位碼高位碼 A3 與高位片與高位片 STA 端和低位片端和低位片 STB 端端相連，因此相連，因此 ，A3 = 0 0 時時低位片工作，低位片工作，A3 = 1 1 時時高位片工作。高位片工作。 低位片低位片 STA 應應接有效電平接有效電平 1 1 。作作 4 線線 16 線譯碼線譯碼器使能端，低電平有效。器使能端，低電平有效。 二進制二進制譯碼器的擴展譯碼器的擴展 74LS138 組成的組成的 4 線線 16 線線譯碼器工作原理譯碼器工作原理 ( (1) )A3 = 0 0 時，高位片不時，高位片不工作，

37、低位片工作，譯出與工作，低位片工作，譯出與輸入輸入0 0000000 0 0111111 分別對應的分別對應的 8 個輸出信號個輸出信號 Y0 Y7 。 ( (2) )A3 = 1 1 時，低位片不時，低位片不工作，高位片工作，譯出與工作，高位片工作，譯出與輸入輸入 1 1000000 1 1111111分別對應的分別對應的 8 個輸出信號個輸出信號 Y8 Y15。 E = 1 1 時，兩個譯碼器都時，兩個譯碼器都不工作，輸出不工作，輸出 Y0 Y15 都為高都為高電平電平 1 1。E = 0 時，允許譯碼。時，允許譯碼。74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STBS

38、TAY0Y1Y2Y3Y4Y5Y6Y774LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 1低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1 1STBA3STASTCSTCSTBE將輸入的將輸入的 10 組組 4 位二位二 - - 十進制代十進制代碼翻譯成碼翻譯成 0 9 十個對應信號輸出的邏輯電路。十個對應信號輸出的邏輯電路。(也稱也稱BCD譯碼器譯碼器)2.2 二十進制譯碼器 4 線線- -10 線譯碼器線譯碼器74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5

39、Y6Y7Y8Y9A0A1A274LS42A3 10 個譯碼輸出端，個譯碼輸出端，低電平低電平 0 0 有效。有效。 8421BCD 碼輸入端，碼輸入端，從高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 11 10 00 01 11 11 11 11 11 11 11 11 1

40、1 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 01 10 01 1偽偽碼碼0 01 11 11 11 11 11 11 11 11 11 10 00 01 191 10 01 11 11 11 11 11 11 11 10 00 00 01 181 11 10 01 11 11 11 11 11 11 11 11 11 10 071 11 11 10 01 11 11 11 11 11 10 01 11 10 061 11 11 11 10 01 11 11 11 11 11 10 01 10 051 11 11 11 11 10 0

41、1 11 11 11 10 00 01 10 041 11 11 11 11 11 10 01 11 11 11 11 10 00 031 11 11 11 11 11 11 10 01 11 10 01 10 00 021 11 11 11 11 11 11 11 10 01 11 10 00 00 011 11 11 11 11 11 11 11 11 10 00 00 00 00 00Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進十進制數制數4 線線- -10 線譯碼器線譯碼器 74LS42 功能表功能表0 00 00 00 00 00 00 00 00

42、 00 00 00 00 00 01 10 00 00 01 10 00 01 10 00 00 01 11 11 11 10 00 01 11 10 01 10 01 10 00 00 01 10 01 11 10 00 00 01 10 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11

43、 11 11 11 11 11 10 01 11 11 11 10 01 11 10 00 01 11 11 11 10 01 10 01 10 01 1偽偽碼碼01a數碼顯示器數碼顯示器bcdefgYA0A1A2數碼顯示譯碼器數碼顯示譯碼器譯譯碼碼器器YYYYYY驅驅動動器器YYYYYYYA3bcdefgabcdefgaa數碼顯示器數碼顯示器bcdefgYA0A1A2數碼顯示譯碼器數碼顯示譯碼器譯譯碼碼器器YYYYYY驅驅動動器器YYYYYYYA3bcdefgabcdefga0 01 10 01 11 10 00 01 12.3 顯示譯碼器 將輸入的將輸入的 BCD 碼譯成相應輸出信號，碼譯

44、成相應輸出信號，以驅動顯示器顯示出相應數字的電路。以驅動顯示器顯示出相應數字的電路。輸入輸入 BCD 碼碼輸出驅動七段數碼管顯示相應數字輸出驅動七段數碼管顯示相應數字顯示譯碼器的結構和功能示意顯示譯碼器的結構和功能示意一、七段數碼顯示器一、七段數碼顯示器數字設備中用得較多的為七段數碼顯示器，又稱數數字設備中用得較多的為七段數碼顯示器，又稱數碼管。常用的有半導體數碼顯示器碼管。常用的有半導體數碼顯示器( (LED) )和液晶顯示器和液晶顯示器( (LCD) )等。它們由七段可發光的字段組合而成。等。它們由七段可發光的字段組合而成。 abcdefgDPag fCOMbce dCOMDPabcdef

45、gDP發光字段，由管腳發光字段，由管腳 a g 電平控制是否發光。電平控制是否發光。小數點，需要時才點亮。小數點，需要時才點亮。顯示的數字形式顯示的數字形式 1. 七段半導體數碼顯示器（七段半導體數碼顯示器（LED) ) DP gfedcb半導體數碼顯示器共陽極接法半導體數碼顯示器共陽極接法aCOMCOMR 共陽極接法數碼顯示器需要配用輸出低共陽極接法數碼顯示器需要配用輸出低電平有效的譯碼器。電平有效的譯碼器。串接串接限流限流電阻電阻 a g 和和 DP 為低電平為低電平時才能點亮相時才能點亮相應發光段。應發光段。共陽極共陽極VCC+5 VCOMDP gfedcba半導體數碼顯示器共陰極接法半

46、導體數碼顯示器共陰極接法 COM 共陰極接法數碼顯示器需要配用輸出高電平共陰極接法數碼顯示器需要配用輸出高電平有效的譯碼器。有效的譯碼器。串接串接限流限流電阻電阻 a g 和和 DP 為高電平為高電平時才能點亮相時才能點亮相應發光段。應發光段。共陰極共陰極R 主要優點：字形清晰、工作電壓低、體積小、可靠主要優點：字形清晰、工作電壓低、體積小、可靠 性高、響應速度快、壽命長和亮度高等。性高、響應速度快、壽命長和亮度高等。 主要缺點：工作電流大，每字段工作電流約主要缺點：工作電流大，每字段工作電流約 10 mA 。 共陽極接法共陽極接法 共陰極接法共陰極接法 半導體數碼顯示器內部接法半導體數碼顯示

47、器內部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V RR共陽極共陽極共陰極共陰極 2. 七段液晶數碼顯示器（七段液晶數碼顯示器（LCD) ) 液晶顯示器的驅動電路及工作波形液晶顯示器的驅動電路及工作波形(a)電路；電路；(b)工作波形工作波形外加固定頻率的方波外加固定頻率的方波 當輸入當輸入 A=0 時，時，異或門輸出和輸入同相，異或門輸出和輸入同相，uS = uI，液晶顯示器兩，液晶顯示器兩 端的電壓端的電壓 uL=0，液晶，液晶顯示器不工作。顯示器不工作。 2. 七段液晶數碼顯示器（七段液晶數碼顯示器（LCD) ) 液晶顯示器的驅動電路及工作波形液晶顯

48、示器的驅動電路及工作波形(a)電路；電路；(b)工作波形工作波形 當輸入當輸入 A=1 時，異或門輸出時，異或門輸出uS 和輸入和輸入 uI 反相，反相，uL 的幅度為兩倍的幅度為兩倍uI的對稱方波，的對稱方波，顯示相應的字段，顯示相應的字段，液晶顯示器工作。液晶顯示器工作。4 線線 七段譯碼器七段譯碼器/驅動器驅動器 CC74H4511的邏輯功能示意圖的邏輯功能示意圖CC74H4511BIA3A2A1A0BIYgYfYeYdYcYbYa LTLELT七段顯示譯碼器七段顯示譯碼器 燈測試端，燈測試端，低電平有效。低電平有效。 8421BCD 碼碼輸入端。輸入端。譯碼驅動輸出端，譯碼驅動輸出端，

49、高電平有效。高電平有效。 1. 驅動半導體數碼顯示器的譯碼器驅動半導體數碼顯示器的譯碼器 消隱輸入端，消隱輸入端，低電平有效。低電平有效。數據鎖存端，數據鎖存端，高電平有效。高電平有效。4 線線 七段譯碼器七段譯碼器/驅動器驅動器 CC74H4511的邏輯功能示意圖的邏輯功能示意圖CC74H4511BIA3A2A1A0BIYgYfYeYdYcYbYa LTLELT4 線線- 七段譯碼器七段譯碼器/驅動器驅動器CC74HC4511功能表功能表81 11 11 11 11 11 11 10 0不顯示不顯示0 00 00 00 00 00 00 01 11 11 11 11 1不顯示不顯示0 00

50、00 00 00 00 00 00 01 11 11 11 1不顯示不顯示0 00 00 00 00 00 00 01 10 01 11 11 1不顯示不顯示0 00 00 00 00 00 00 00 00 01 11 11 1不顯示不顯示0 00 00 00 00 00 00 01 11 10 01 11 1不顯示不顯示0 00 00 00 00 00 00 00 01 10 01 11 191 11 10 00 01 11 11 11 10 00 01 11 181 11 11 11 11 11 11 10 00 00 01 11 170 00 00 00 01 11 11 11 11

51、11 10 01 161 11 11 11 11 10 00 00 01 11 10 01 151 11 10 01 11 10 01 11 10 01 10 01 141 11 10 00 01 11 10 00 00 01 10 01 131 10 00 01 11 11 11 11 11 10 00 01 121 10 01 11 10 01 11 10 01 10 00 01 110 00 00 00 01 11 10 01 10 00 00 01 100 01 11 11 11 11 11 10 00 00 00 01 1YgYfYeYdYcYbYa A0A1A2A3LT顯示顯示數字

52、數字輸輸 出出輸輸 入入1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1BI0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0LELE由由0到到1時，由時，由BCD碼決定，鎖存碼決定，鎖存1 1不顯示不顯示0 00 00 00 00 00 00 01 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 0

53、0 00 00 00 00 00 00 00 00 0譯譯碼碼器器工工作作1 10 00 01 10 00 00 01 11 11 11 10 00 01 11 10 01 10 01 10 00 00 01 10 01 11 10 00 00 01 10 00 01 10 00 00 00 00 00 00 01 11 10 00 01 11 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 11 10 00 01 11 10 01 11 10 01 11 11 10 00 01 11 10 01 10 00 01 11 11

54、11 11 10 01 11 10 01 11 10 00 00 00 01 11 10 00 01 11 11 11 11 11 1輸入輸入8421BCD 碼碼9876543210agfbc偽碼偽碼不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示1 11 11 11 10 01 11 11 11 10 01 11 10 00 01 11 11 11 10 01 10 01 10 01 1相應端口相應端口輸出有效電平輸出有效電平 1 1，顯示相應，顯示相應數字。數字。4 線線 七段譯碼器七段譯碼器/驅動器驅動器 CC74H4511的邏輯功能示意圖的邏輯功能示意圖CC74

55、H4511BIA3A2A1A0BIYgYfYeYdYcYbYa LTLELT4 線線- 七段譯碼器七段譯碼器/驅動器驅動器CC74HC4511功能表功能表80 00 00 00 00 00 00 00 0不顯示不顯示0 00 00 00 00 00 00 01 11 11 11 11 1不顯示不顯示0 00 00 00 00 00 00 00 01 11 11 11 1不顯示不顯示0 00 00 00 00 00 00 01 10 01 11 11 1不顯示不顯示0 00 00 00 00 00 00 00 00 01 11 11 1不顯示不顯示0 00 00 00 00 00 00 01 1

56、1 10 01 11 1不顯示不顯示0 00 00 00 00 00 00 00 01 10 01 11 191 11 10 00 01 11 11 11 10 00 01 11 181 11 11 11 11 11 11 10 00 00 01 11 170 00 00 00 01 11 11 11 11 11 10 01 161 11 11 11 11 10 00 00 01 11 10 01 151 11 10 01 11 10 01 11 10 01 10 01 141 11 10 00 01 11 10 00 00 01 10 01 131 10 00 01 11 11 11 11

57、11 10 00 01 121 10 01 11 10 01 11 10 01 10 00 01 110 00 00 00 01 11 10 01 10 00 00 01 100 01 11 11 11 11 11 10 00 00 00 01 1YgYfYeYdYcYbYa A0A1A2A3LT顯示顯示數字數字輸輸 出出輸輸 入入1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1BI0 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 0LELE由由0到到1時，由時，由BCD碼決定，鎖存碼決定，鎖存1 1不

58、顯示不顯示0 00 00 00 00 00 00 01 11 10 01 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 01 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 00 00 00 00 00 00 00 00 0譯譯碼碼器器工工作作1 10 00 01 10 00 00 01 11 11 11 10 00 01 11 10 01 10 01 10 00 00 01 10 01 11 10 00 00 01 10 00 01 10 00 00 0

59、0 00 00 00 01 11 10 00 01 11 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 11 10 00 01 11 10 01 11 10 01 11 11 10 00 01 11 10 01 10 00 01 11 11 11 11 10 01 11 10 01 11 10 00 00 00 01 11 10 00 01 11 11 11 11 11 19876543210不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示不顯示1 11 11 11 10 01 11 11 11 10 01

60、11 10 00 01 11 11 11 10 01 10 01 10 01 1當當LT= 0時，數時，數碼管顯示數字碼管顯示數字 8 ，實現燈測試功能。實現燈測試功能。 當當BI=0， LT=1 時，數碼管不顯示，時，數碼管不顯示，實現消隱功能。實現消隱功能。鎖存功能鎖存功能顯示譯碼器與共陰接法數碼顯示器的連接圖顯示譯碼器與共陰接法數碼顯示器的連接圖 圖中圖中 R 為上拉電阻，很多譯碼器內部已經配為上拉電阻，很多譯碼器內部已經配置了這些電阻，如譯碼器內部沒有，則需外接置了這些電阻，如譯碼器內部沒有，則需外接 R 。 圖中要求譯碼器的每個輸出端有較強的帶灌圖中要求譯碼器的每個輸出端有較強的帶灌電流負載的能力。電流