1、FPGA技術(shù)與應(yīng)用課程教學(xué)大綱課程代碼：0806603064課程名稱：FPGA技術(shù)與應(yīng)用英文名稱：Technology and Application of FPGA總 學(xué) 時：40講課學(xué)時：30上機(jī)學(xué)時：10學(xué) 分：2.5適用對象：測控技術(shù)與儀器專業(yè)先修課程：電路原理、模擬電子技術(shù)、數(shù)字電子技術(shù)、微機(jī)原理及應(yīng)用一、課程性質(zhì)、目的和任務(wù)本課程是測控技術(shù)與儀器專業(yè)的一門專業(yè)選修課程,是一門實(shí)踐性很強(qiáng)的課程。 通過本 課程的學(xué)習(xí),使學(xué)生在了解FPGA內(nèi)部結(jié)構(gòu)原理的基礎(chǔ)上,掌握應(yīng)用硬件描述語言VHDL進(jìn)行 數(shù)字系統(tǒng)設(shè)計(jì)的方法，掌握基于開發(fā)工具QuartusII的數(shù)字系統(tǒng)設(shè)計(jì)開發(fā)過程， 培養(yǎng)學(xué)生具備

2、一定的FPGA系統(tǒng)或者硬件系統(tǒng)開發(fā)知識，能夠進(jìn)行初步的基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)， 為以后從事基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)和開發(fā)打下基礎(chǔ)。二、教學(xué)基本要求本課程主要講授基于大規(guī)模可編程邏輯芯片F(xiàn)PGA進(jìn)行數(shù)字邏輯系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的方 法。要求掌握的主要內(nèi)容有：1大規(guī)模可編程邏輯器件FPGA的內(nèi)部結(jié)構(gòu)、芯片資源及其代表產(chǎn)品；2掌握VHDL硬件描述語言的程序結(jié)構(gòu)、數(shù)據(jù)類型、基本描述語句和描述方式；3掌握FPGA開發(fā)工具QuartusII的使用方法以及基于QuartusII的編程、編譯、適配、 時序仿真、配置下載等開發(fā)過程。4通過實(shí)驗(yàn)掌握基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)方法。三、教學(xué)內(nèi)容及要求1可編程邏輯器

3、件概述先介紹FPGA的歷史和發(fā)展趨勢以及它在電子、嵌入式等專業(yè)領(lǐng)域內(nèi)的地位和作用,給學(xué)生頭腦中形成一個整體印象。了解可編程器件的的發(fā)展、分類、典型結(jié)構(gòu)，熟悉大規(guī)模可 編程邏輯芯片CPLD/FPGA及其主流產(chǎn)品。2FPGACPLD結(jié)構(gòu)與應(yīng)用 主要介紹幾類常用的大規(guī)模可編程邏輯器件的結(jié)構(gòu)和工作原理。對CPLD的乘積項(xiàng)原 理和FPGA的查找表原理分別進(jìn)行剖析。最后介紹相關(guān)的編程下載和測試技術(shù)。3VHDL設(shè)計(jì)初步通過數(shù)個簡單、完整而典型的VHDL設(shè)計(jì)示例，使學(xué)生初步了解用VHDL表達(dá)和設(shè)計(jì) 電路的方法，并對由此而引出的VHDL語言現(xiàn)象和語句規(guī)則能逐步趨向系統(tǒng)的了解。4QuartusII應(yīng)用向?qū)ㄟ^實(shí)例

4、，詳細(xì)介紹基于QuartusII的VHDL文本輸入設(shè)計(jì)流程，包括設(shè)計(jì)輸入、綜合、 適配、仿真測試和編程下載等方法，以及QuartusII包含的一些有用的測試手段，最后介紹原 理圖輸入設(shè)計(jì)方法。5.VHDL設(shè)計(jì)進(jìn)階介紹一些新的實(shí)例及相關(guān)的VHDL語法知識，使學(xué)生進(jìn)一步了解VHDL語言現(xiàn)象和語 句規(guī)則的特點(diǎn)，以及應(yīng)用VHDL表達(dá)與設(shè)計(jì)電路的方法。6.宏功能模塊與IP應(yīng)用Altera提供了可參數(shù)化的宏功能模塊和LPM函數(shù)，并基于Altera器件的結(jié)構(gòu)做了優(yōu)化設(shè)計(jì)，使得設(shè)計(jì)的效率和可靠性得到了很大的提高。可以根據(jù)實(shí)際電路的設(shè)計(jì)需要， 選擇LPM庫中的適當(dāng)模塊，并為其設(shè)定適當(dāng)?shù)膮?shù)，滿足設(shè)計(jì)的需要。本章

5、通過一些示例介紹LPM宏功能模塊與IP核的使用方法。7.有限狀態(tài)機(jī)設(shè)計(jì)介紹使用VHDL設(shè)計(jì)有限狀態(tài)機(jī)一般性程序結(jié)構(gòu)；介紹狀態(tài)機(jī)的實(shí)用程序設(shè)計(jì)、狀態(tài) 編碼方法以及非法狀態(tài)排除技術(shù)。& VHDL程序結(jié)構(gòu)與規(guī)則介紹VHDL的基本程序結(jié)構(gòu)，包括實(shí)體、結(jié)構(gòu)體、進(jìn)程、庫和子程序等主要語句結(jié)構(gòu)， 要求掌握VHDL可綜合程序設(shè)計(jì)的基本程序結(jié)構(gòu)。重點(diǎn)了解進(jìn)程語句結(jié)構(gòu)及其運(yùn)行特點(diǎn)。9.VHDL基本語句與仿真簡要介紹VHDL編程的3種描述風(fēng)格；介紹VHDL仿真方法、目的和延時模型、簡介VHDL程序綜合概念與可綜合的要求，介紹時序電路和組合電路的設(shè)計(jì)要點(diǎn)和方法。10.設(shè)計(jì)優(yōu)化和時序分析分析資源優(yōu)化、速度優(yōu)化的

6、常用方法，介紹QuartusII中優(yōu)化設(shè)置與優(yōu)化設(shè)計(jì)方法、以及時序分析方法。11工程實(shí)例分析：基于FPGA的多功能交通信號控制器設(shè)計(jì)要求：通過該工程實(shí)例的詳細(xì)介紹，讓學(xué)生掌握典型FPGA應(yīng)用系統(tǒng)的設(shè)計(jì)方法，為以后從事FPGA方面的開發(fā)工作打下基礎(chǔ)。12.綜合性、設(shè)計(jì)性實(shí)驗(yàn)由于本課程是一實(shí)踐性很強(qiáng)，且軟硬件設(shè)計(jì)密切結(jié)合的課程，所以安排了較多的實(shí)驗(yàn)內(nèi)容，實(shí)驗(yàn)總學(xué)時為10。具體實(shí)驗(yàn)內(nèi)容根據(jù)具體實(shí)驗(yàn)裝置再確定。四、實(shí)踐環(huán)節(jié)本課程上機(jī)實(shí)驗(yàn)共10學(xué)時。序號實(shí)驗(yàn)名稱學(xué)時實(shí)驗(yàn)性質(zhì)1基于VHDL的簡單組合與時序電路設(shè)計(jì)2基礎(chǔ)性實(shí)驗(yàn)2QuartusII原理圖設(shè)計(jì)2設(shè)計(jì)性實(shí)驗(yàn)3數(shù)控分頻器設(shè)計(jì)2設(shè)計(jì)性實(shí)驗(yàn)4正弦波形信

7、號發(fā)生器設(shè)計(jì)2設(shè)計(jì)性實(shí)驗(yàn)5電子琴控制系統(tǒng)設(shè)計(jì)2綜合性實(shí)驗(yàn)五、課外習(xí)題及課程討論為達(dá)到本課程的教學(xué)基本要求，課外應(yīng)布置適量的習(xí)題。六、教學(xué)方法與手段本課程采用板書、PPT與結(jié)合課堂討論進(jìn)行教學(xué)。七、各教學(xué)環(huán)節(jié)學(xué)時分配章節(jié)（或內(nèi)容）講課習(xí)題課討論課實(shí)驗(yàn)上機(jī)其它合計(jì)可編程邏輯器件概述22FPGA/CPLD結(jié)構(gòu)與應(yīng)用22VHDL設(shè)計(jì)初步55Quartusll應(yīng)用向?qū)?24VHDL設(shè)計(jì)進(jìn)階426宏功能模塊與IP應(yīng)用33有限狀態(tài)機(jī)設(shè)計(jì)325VHDL程序結(jié)構(gòu)與規(guī)則325VHDL基本語句與仿真22設(shè)計(jì)優(yōu)化和時序分析224工程實(shí)例分析22合計(jì)301040八、考核方式本課程考核采用期末閉卷筆試和平時成績相結(jié)合。其

8、中期末筆試占70%，實(shí)驗(yàn)成績占20%，平時成績占10%。平時成績中，出勤、作業(yè)、課堂測驗(yàn)、學(xué)習(xí)主動性等構(gòu)成。九、推薦教材和教學(xué)參考書教 材：EDAEDA 技術(shù)與 VerilogVerilog HDLHDL，潘松等編，清華大學(xué)出版社，2010年。參考書：EDA技術(shù)與應(yīng)用（第2版），江國強(qiáng)主編，電子工業(yè)出版社，2007年。大綱制訂人：王東霞大綱審定人：黃家才制訂日期：2010年6月FPGA 技術(shù)與應(yīng)用課程實(shí)驗(yàn)教學(xué)大綱一、實(shí)驗(yàn)教學(xué)目標(biāo)與基本要求FPGA技術(shù)與應(yīng)用實(shí)驗(yàn)是FPGA技術(shù)與應(yīng)用課程的實(shí)踐環(huán)節(jié)。本實(shí)驗(yàn)課的任務(wù)是使學(xué)生對所學(xué)當(dāng)前主流FPGA器件結(jié)構(gòu)原理、基本組成、接口功能等有一個感性的認(rèn)識；掌握

9、應(yīng)用硬件描述語言VHDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)描述的方法，掌握基于開發(fā)工具Quartusll的 自動化、測控系統(tǒng)的設(shè)計(jì)開發(fā)過程，提高學(xué)生實(shí)際動手能力以及分析和解決問題的能力，以適應(yīng)現(xiàn)代電子技術(shù)發(fā)展需求，提高學(xué)生對數(shù)字系統(tǒng)的研發(fā)能力。二、本實(shí)驗(yàn)課程的基本理論與實(shí)驗(yàn)技術(shù)知識本實(shí)驗(yàn)是以大規(guī)模可編程邏輯芯片F(xiàn)PGA為核心的軟硬件結(jié)合的專業(yè)實(shí)驗(yàn)，在實(shí)驗(yàn)過程中，注意掌握用硬件描述語言VHDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的基本理論、基本知識和基本技能，結(jié)合外圍硬件系統(tǒng)進(jìn)行軟件編程，為將來工作打下基礎(chǔ)。三、實(shí)驗(yàn)方法、特點(diǎn)與基本要求利用實(shí)驗(yàn)室FPGA系統(tǒng)實(shí)驗(yàn)平臺，按實(shí)驗(yàn)具體要求編出相應(yīng)匯編程序，記錄并分析調(diào)試數(shù)據(jù)結(jié)果，以實(shí)現(xiàn)實(shí)驗(yàn)?zāi)繕?biāo)。四、實(shí)驗(yàn)主要儀器設(shè)備實(shí)驗(yàn)室FPGA實(shí)驗(yàn)平臺。五、實(shí)驗(yàn)項(xiàng)目的設(shè)置與內(nèi)容提要序號實(shí)驗(yàn)項(xiàng)目內(nèi)容提要實(shí)驗(yàn)學(xué)時實(shí)驗(yàn)類型每組人數(shù)實(shí)驗(yàn)要求1基于VHDL的簡單組合與時序電路設(shè)計(jì)2演示2必做2QuartusII原理圖設(shè)計(jì)2設(shè)計(jì)2必做3數(shù)控分頻器設(shè)計(jì)2設(shè)計(jì)2必做4正弦波形信號發(fā)生器設(shè)計(jì)2設(shè)計(jì)2必做5電子琴控制系統(tǒng)設(shè)計(jì)2綜合2必做六、實(shí)驗(yàn)報告要求每次實(shí)驗(yàn)提交實(shí)驗(yàn)報告。實(shí)驗(yàn)報告由數(shù)據(jù)的原始記錄和分析以及實(shí)驗(yàn)小節(jié)等環(huán)節(jié)組成。七、考核方式與成績評定標(biāo)準(zhǔn)實(shí)驗(yàn)成績：預(yù)習(xí)10%、考勤10%