1、數字電子技術數字電子技術第第第第第第3 3 3章章章章章章 時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路學習要點：學習要點：觸發器的邏輯功能及使用 時序電路的分析方法和設計方法計數器、寄存器等中規模集成電路的邏輯功能和使用方法第第第第第第3 3 3章章章章章章 時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路3.1 觸發器觸發器觸發器是構成時序邏輯電路的基本邏輯部件。 它有兩個穩定的狀態：0狀態和1狀態； 在不同的輸入情況下，它可以被置成0狀態或1狀態； 當輸入信號消失后，所置成的狀態能夠保持不變。所以，觸發器可以記憶1位二值信號。根據邏輯功

2、能的不同，觸發器可以分為RS觸發器、D觸發器、JK觸發器、T和T觸發器；按照結構形式的不同，又可分為基本RS觸發器、同步觸發器、主從觸發器和邊沿觸發器。3.1.1 基本基本RS觸發器觸發器電電路路組組成成和和邏邏輯輯符符號號 SR QQ S R Q Q(a) 邏輯圖(b) 邏輯符號& SR信號輸入端，低電平有效。信號輸入端，低電平有效。信號輸出端，信號輸出端，Q=0、Q=1的狀態稱的狀態稱0狀態，狀態，Q=1、Q=0的狀態稱的狀態稱1狀態，狀態， SR QQ&工作原理工作原理R SQ10011 00R=0、S=1時：由于R=0，不論原來Q為0還是1，都有Q=1；再由S=1、Q=

3、1可得Q0。即不論觸發器原來處于什么狀態都將變成0狀態，這種情況稱將觸發器置0或復位。R端稱為觸發器的置0端或復位端。 SR QQ&0110R SQ1 00R=1、S=0時：由于S=0，不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q0。即不論觸發器原來處于什么狀態都將變成1狀態，這種情況稱將觸發器置1或置位。S端稱為觸發器的置1端或置位端。0 11 SR QQ&1110R=1、S=1時：根據與非門的邏輯功能不難推知，觸發器保持原有狀態不變，即原來的狀態被觸發器存儲起來，這體現了觸發器具有記憶能力。R SQ1 000 111 1不變10 SR QQ&0011R

4、 SQ1 000 111 1不變0 0不定R=0、S=0時：Q=Q=1，不符合觸發器的邏輯關系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定觸發器是處于1狀態還是0狀態。所以觸發器不允許出現這種情況，這就是基本RS觸發器的約束條件。R SnQ1nQ功 能0 0 00 0 1不 用不 用不 允 許0 1 00 1 10001nQ置 01 0 01 0 11111nQ置 11 1 01 1 101nnQQ1保 持特性表（真值表）特性表（真值表）現態：觸發器接收輸入信號之前的狀態，也就是觸發器原來的穩定狀態。次態：觸發器接收輸入信號之后所處的新的穩定狀態。 Qn0001

5、111000011011RS次態次態Qn+1的卡諾圖的卡諾圖約束條件 1)(1SRQRSQRSQnnn特性方程特性方程觸發器的特性方程就是觸發器次態Qn+1與輸入及現態Qn之間的邏輯關系式狀態圖狀態圖描述觸發器的狀態轉換關系及轉換條件的圖形稱為狀態圖011/1/10/01/當觸發器處在0狀態，即Qn=0時，若輸入信號 01或11，觸發器仍為0狀態；RS當觸發器處在1狀態，即Qn=1時，若輸入信號 10或11，觸發器仍為1狀態；RSRS若 10，觸發器就會翻轉成為1狀態。RS若 01，觸發器就會翻轉成為0狀態。波形圖波形圖反映觸發器輸入信號取值和狀態之間對應關系的圖形稱為波形圖RSQQ置1置0置

6、1置1置1保持不允許基本基本RS觸發器的特點觸發器的特點（1）觸發器的次態不僅與輸入信號狀態有關，而且與觸發器的現態有關。（2）電路具有兩個穩定狀態，在無外來觸發信號作用時，電路將保持原狀態不變。（3）在外加觸發信號有效時，電路可以觸發翻轉，實現置0或置1。（4）在穩定狀態下兩個輸出端的狀態和必須是互補關系，即有約束條件。在數字電路中，凡根據輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發器。集成基本集成基本RS觸發器觸發器(a) 74LS279 的引腳圖 16 15 14 13 12 11 10 974LS279 1 2 3 4 5 6 7 8VCC 4S 4R 4Q

7、 3SA 3SB 3R 3Q1R 1SA 1SB 1Q 2R 2S 2Q GND(b) CC4044 的引腳圖 16 15 14 13 12 11 10 9CC4044 1 2 3 4 5 6 7 8VDD 4S 4R 1Q 2R 2S 3Q 2Q4Q NC 1S 1R EN 1R 1S VSSEN1時工作EN0時禁止1S2S3.1.2 同步觸發器同步觸發器1 1、同步、同步RS觸發器觸發器G1 G2G3 G4S CP RS CP R&Q QS CP RS CP RQ QQ Q(a) 邏輯電路(b) 曾用符號1S C1 1RQ Q(c) 國標符號&RSCP0時，R=S=1，觸發

8、器保持原來狀態不變。CP1時，工作情況與基本RS觸發器相同。CP R S QnQn+1功能0 QnnnQQ1 保持1 0 0 01 0 0 101nnQQ1 保持1 0 1 01 0 1 11111nQ 置 11 1 0 01 1 0 10001nQ 置 01 1 1 01 1 1 1不用不用不允許特特性性表表特性特性方程方程 01RSQRSQnnCP=1期間有效期間有效主主要要特特點點波波形形圖圖（1）時鐘電平控制。在CP1期間接收輸入信號，CP0時狀態保持不變，與基本RS觸發器相比，對觸發器狀態的轉變增加了時間控制。（2）R、S之間有約束。不能允許出現R和S同時為1的情況，否則會使觸發器處

9、于不確定的狀態。C PRSQQ不變不變不變不變不變不變置1置0置1置0不變2 2、同步、同步JK觸發器觸發器G3 G4G1 G2J CP KJ CP KJ CP KQ QJ CP KQ QQ Q(a) 邏輯電路(b) 曾用符號1J C1 1KQ Q(c) 國標符號&nnnnnnnQKQJQKQQJQRSQ1CP=1期間有效期間有效將S=JQn、R=KQn代入同步RS觸發器的特性方程，得同步JK觸發器的特性方程：CP J K QnQn+1功能0 QnnnQQ1保持1 0 0 01 0 0 101nnQQ1保持1 0 1 01 0 1 10001nQ 置 01 1 0 01 1 0 111

10、11nQ 置 11 1 1 01 1 1 110nnQQ1翻轉特性表特性表JK=00時不變時不變JK=01時置時置0JK=10時置時置1JK=11時翻轉時翻轉01JK=1/1/0/0/狀狀態態圖圖CPJKQQ波波形形圖圖在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號J、K情況的不同，具有置0、置1、保持和翻轉功能的電路，都稱為JK觸發器。3 3、同步、同步D觸發器（觸發器（D鎖存器）鎖存器）G3 G4G1 G2 S RDG1 G2CPQ Q(a) D 觸發器的構成1D D CP 1D C1Q Q(c) 邏輯符號CPG3 G4&Q Q(b) D 觸發器的簡化電路SR&DQDD

11、QRSQnnn1CP=1期間有效期間有效將S=D、R=D代入同步RS觸發器的特性方程，得同步D觸發器的特性方程：01D=1/0/0/1/狀狀態態圖圖波波形形圖圖在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號D情況的不同，具有置0、置1功能的電路，都稱為D觸發器。CPDQQ(a) 74LS375 的引腳圖 16 15 14 13 12 11 10 974LS375 1 2 3 4 5 6 7 8VCC 4D 4Q 4Q 2G 3Q 3Q 3D1D 1Q 1Q 1G 2Q 2Q 2D GND(b) CC404 的引腳圖 16 15 14 13 12 11 10 9CC4042 1 2 3 4

12、5 6 7 8VDD 4Q 4D 3D 3Q 3Q 2Q 2Q4Q 1Q 1Q 1D CP POL 2D VSS集成同步集成同步D觸發器觸發器CP1、2CP3、4POL1時，CP1有效，鎖存的內容是CP下降沿時刻D的值；POL0時，CP0有效，鎖存的內容是CP上升沿時刻D的值。3.1.3 主從觸發器主從觸發器1 1、主從、主從RS觸發器觸發器G5 G6G1 G2G7 主觸發器 G8Qm QmG3 從觸發器 G4&Q Q&1S R CPCPG9(a) 邏輯電路&工作原理工作原理（1）接收輸入信號過程CP=1期間：主觸發器控制門G7、G8打開，接收輸入信號R、S，有： 從觸

13、發器控制門G3、G4封鎖，其狀態保持不變。01RSQRSQnmnmG5 G6G1 G2G7 主觸發器 G8Qm QmG3 從觸發器 G4&Q Q&1S R CPCPG9&（2）輸出信號過程CP下降沿到來時，主觸發器控制門G7、G8封鎖，在CP=1期間接收的內容被存儲起來。同時，從觸發器控制門G3、G4被打開，主觸發器將其接收的內容送入從觸發器，輸出端隨之改變狀態。在CP=0期間，由于主觸發器保持狀態不變，因此受其控制的從觸發器的狀態也即Q、Q的值當然不可能改變。01RSQRSQnnCP下降沿到來時有效特性特性方程方程 Q Q S RS CP RQ Q(b) 曾用符號 1

14、S 1RS CP RQ Q(c) 國標符號CPC1邏輯符號邏輯符號電路特點電路特點主從RS觸發器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP1期間接收輸入信號，CP下降沿到來時觸發翻轉的特點。但其仍然存在著約束問題，即在CP1期間，輸入信號R和S不能同時為1。G1 G2J K CP G7 主 G8G5 G6 G3 從 G4Q Q1G9Qm Qm&2 2、主從、主從JK觸發器觸發器nnKQRQJS 下降沿到來時有效CPQKQJQKQQJQRSQnnnnnnn 1代入主從RS觸發器的特性方程，即可得到主從JK觸發器的特性方程：將主從JK觸發器沒有約束。J K QnQn+

15、1功能0 0 00 0 101nnQQ1 保持0 1 00 1 10001nQ 置 01 0 01 0 11111nQ 置 11 1 01 1 110nnQQ1 翻轉特特性性表表CPJKQ時時序序圖圖 Q Q J KJ CP KQ Q曾用符號 1J 1KJ CP KQ Q國標符號CPC1電路特點電路特點邏輯符號邏輯符號主從JK觸發器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP1期間接收輸入信號，CP下降沿到來時觸發翻轉的特點。輸入信號J、K之間沒有約束。存在一次變化問題。G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&帶清零端和預置端的

16、帶清零端和預置端的主從主從JK觸發器觸發器RD=0，直接置001111001SD=0，直接置1G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&10001111 SDJ CP K RD Q QSD RD J KJ CP KQ Q曾用符號國標符號CPRDSD S 1J 1K R Q QC1帶清零端和預置端的主從帶清零端和預置端的主從JK觸發器的邏輯符號觸發器的邏輯符號集成主從集成主從JK觸發器觸發器 14 13 12 11 10 9 87472 1 2 3 4 5 6 7VCC SD RD K3 K2 K1 Q(b) 7472 的引腳圖(a) 74LS76 的

17、引腳圖 16 15 14 13 12 11 10 974LS76 1 2 3 4 5 6 7 81K 1Q 1Q GND 2K 2Q 2Q 2J1CP 1SD 1RD 1J VCC2CP 2SD 2RDNC CP J1 J2 J3 Q GND321KKKK 321JJJJ 低電平有效低電平有效CP下降沿觸發 1J 2K S RSD J1 J2 J3 CP K1 K2 K3 RDQ QCP&與輸入主從與輸入主從JK觸發器的邏輯符號觸發器的邏輯符號主從JK觸發器功能完善，并且輸入信號J、K之間沒有約束。但主從JK觸發器還存在著一次變化問題，即主從JK觸發器中的主觸發器，在CP1期間其狀態能

18、且只能變化一次，這種變化可以是J、K變化引起，也可以是干擾脈沖引起，因此其抗干擾能力尚需進一步提高。3.1.4 邊沿觸發器邊沿觸發器1 1、邊沿、邊沿D觸發器觸發器工作原理工作原理G5 G6G1 G2CPG3 從 G4&Q Q1G7 主 G8&1D1QmQm&（1）CP0時，門G7、G8被封鎖，門G3、G4打開，從觸發器的狀態取決于主觸發器Q=Qm、Q=Qm，輸入信號D不起作用。（2）CP1時，門G7、G8打開，門G3、G4被封鎖，從觸發器狀態不變，主觸發器的狀態跟隨輸入信號D的變化而變化，即在CP1期間始終都有Qm=D。G5 G6G1 G2CPG3 從 G4&

19、Q Q1G7 主 G8&1D1QmQm&DQn1下降沿時刻有效（3）CP下降沿到來時，封鎖門G7、G8，打開門G3、G4，主觸發器鎖存CP下降時刻D的值，即Qm=D，隨后將該值送入從觸發器，使Q=D、Q=D。（4）CP下降沿過后，主觸發器鎖存的CP下降沿時刻D的值被保存下來，而從觸發器的狀態也將保持不變。綜上所述，邊沿D觸發器的特性方程為： D CP Q Q DQ Q曾用符號 D CP 1DQ Q國標符號 CP C1邏輯符號邏輯符號 14 13 12 11 10 9 874LS74 1 2 3 4 5 6 7VCC 2RD 2D 2CP 2SD 2Q 2Q1RD 1D 1CP

20、1SD 1Q 1Q GND 14 13 12 11 10 9 8CC4013 1 2 3 4 5 6 7VCC 2Q 2Q 2CP 2RD 2D 2SD1Q 1Q 1CP 1RD 1D 1SD VSS (a) 74LS74引腳排列圖 (b) CC4013引腳排列圖集成邊沿集成邊沿D觸發器觸發器：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發2 2、邊沿、邊沿JK觸發器觸發器DCP&Q Q1&1111JK&nnnnnnnnnnQKQJKJQKQJQKQJKQQJKQQJD)()(nnnQKQJDQ1CP下降沿時刻有效 J CP K Q Q J KQ Q曾用

21、符號 J CP K 1J 1KQ Q國標符號 CP C1邊沿邊沿JK觸發器觸發器的邏輯符號的邏輯符號邊沿邊沿JK觸發觸發器的特點器的特點邊沿觸發，無一次變化問題。功能齊全，使用方便靈活。抗干擾能力極強，工作速度很高。集成邊沿集成邊沿JK觸發器觸發器(a) 74LS112 的引腳圖 16 15 14 13 12 11 10 974LS112 1 2 3 4 5 6 7 8VCC 1RD 2RD 2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q 1Q 2Q GND(b) CC4027 的引腳圖 16 15 14 13 12 11 10 9CC4027 1 2 3 4 5 6 7 8

22、VDD 2Q 2Q 2CP 2RD 2K 2J 2SD1Q 1Q 1CP 1RD 1K 1J 1SD VSS74LS112為CP下降沿觸發。CC4027為CP上升沿觸發，且其異步輸入端RD和SD為高電平有效。3.1.5 不同類型觸發器之間的轉換不同類型觸發器之間的轉換（1）寫出已有觸發器和待求觸發器的特性方程。（2）變換待求觸發器的特性方程，使之形式與已有觸發器的特性方程一致。（3）比較已有和待求觸發器的特性方程，根據兩個方程相等的原則求出轉換邏輯。（4）根據轉換邏輯畫出邏輯電路圖。利用令已有觸發器和待求觸發器的特性方程相等的原則，求出轉換邏輯。1 1、將、將JK觸發器轉換為觸發器轉換為RS、

23、D、T和和T觸發器觸發器JK觸發器觸發器RS觸發器觸發器01RSQRSQnnnnnnnnnnnnnnnnnnnQRQSRSQSQRQRQSRRSQQRQSQRSQQSQRQQSQRSQ)()(1RS觸發器特性方程變換RS觸發器的特性方程，使之形式與JK觸發器的特性方程一致：RKSJnnnQKQJQ1nnnQRQSQ1比較，得：1J C11KSCPRQQ電路圖電路圖JK觸發器觸發器D觸發器觸發器1J C11KDQQ1CP寫出D觸發器的特性方程，并進行變換，使之形式與JK觸發器的特性方程一致：nnnnnDQQDQQDDQ)(1與JK觸發器的特性方程比較，得：DKDJ電電路路圖圖JK觸發器觸發器T觸

24、發器觸發器在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號T取值的不同，具有保持和翻轉功能的電路，即當T0時能保持狀態不變，T1時一定翻轉的電路，都稱為T觸發器。T QnQn+1功能0 00 101nnQQ1 保持1 01 110nnQQ1翻轉特性表特性表邏輯符號邏輯符號 T CP 1TQ Q C1T觸發器特性方程：nnnnQTQTQTQ1與JK觸發器的特性方程比較，得：TKTJ電電路路圖圖1J C11KTQQCP01T=1/1/0/0/CPTQQ狀狀態態圖圖時時序序圖圖JK觸發器觸發器T觸發器觸發器在數字電路中，凡每來一個時鐘脈沖就翻轉一次的電路，都稱為T觸發器。特性表特性表邏輯符號邏輯符

25、號 CP Q Q C1QnQn+1功能0110nnQQ1翻轉T 觸發器特性方程：與JK觸發器的特性方程比較，得：TKTJ電電路路圖圖1J C11K1QQCPnnQQ1變換T觸發器的特性方程：nnnnQQQQ111CPQQ01狀狀態態圖圖時時序序圖圖2 2、將、將D觸發器轉換為觸發器轉換為JK、T和和T觸發器觸發器D觸發器觸發器JK觸發器觸發器nnQKQJDJ1D C1QQCP1&1KD觸發器觸發器T觸發器觸發器nQTDT1D C1QQCP=1D觸發器觸發器T觸發器觸發器nQD CP1D C1QQ本節小結：觸發器是數字電路的極其重要的基本單元。觸發器有兩個穩定狀態，在外界信號作用下，可以

26、從一個穩態轉變為另一個穩態；無外界信號作用時狀態保持不變。因此，觸發器可以作為二進制存儲單元使用。觸發器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態圖和波形圖等5種方式來描述。觸發器的特性方程是表示其邏輯功能的重要邏輯函數，在分析和設計時序電路時常用來作為判斷電路狀態轉換的依據。各種不同邏輯功能的觸發器的特性方程為：RS觸發器：Qn+1=S+RQn，其約束條件為：RS0JK觸發器： Qn+1=JQn+KQnD觸發器： Qn+1=DT觸發器： Qn+1=TQn+TQnT觸發器： Qn+1=Qn同一種功能的觸發器，可以用不同的電路結構形式來實現；反過來，同一種電路結構形式，可以構成具有不同功能的

27、各種類型觸發器。3.2 時序邏輯電路的時序邏輯電路的分析與設計方法分析與設計方法3.2.1 時序邏輯電路概述時序邏輯電路概述1 1、時序電路的特點、時序電路的特點組合電路存儲電路X1XpY1YmQ1QtW1Wr輸入輸出時序電路在任何時刻的穩定輸出，不僅與該時刻的輸入信號有關，而且還與電路原來的狀態有關。2 2、時序電路邏輯功能的表示方法、時序電路邏輯功能的表示方法時序電路的邏輯功能可用邏輯表達式、狀態表、卡諾圖、狀態圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質上是相同的，可以互相轉換。邏輯表達式有：tkQQQWWWHQrjQQQXXXGWmiQQQXXXFYnqnnrknknqnnpjj

28、nqnnpii, 2 , 1 ),;,(, 2 , 1 ),;,(, 2 , 1 ),;,(2121121212121輸出方程狀態方程激勵方程3 3、時序電路的分類、時序電路的分類（1） 根據時鐘分類同步時序電路中，各個觸發器的時鐘脈沖相同，即電路中有一個統一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態只改變一次。異步時序電路中，各個觸發器的時鐘脈沖不同，即電路中沒有統一的時鐘脈沖來控制電路狀態的變化，電路狀態改變時，電路中要更新狀態的觸發器的翻轉有先有后，是異步進行的。 （2）根據輸出分類米利型時序電路的輸出不僅與現態有關，而且還決定于電路當前的輸入。穆爾型時序電路的其輸出僅決定于電路的現態，與

29、電路當前的輸入無關；或者根本就不存在獨立設置的輸出，而以電路的狀態直接作為輸出。電路圖電路圖時鐘方程、時鐘方程、驅動方程和驅動方程和輸出方程輸出方程狀態方程狀態方程狀態圖、狀態圖、狀態表或狀態表或時序圖時序圖判斷電路判斷電路邏輯功能邏輯功能12353.2.2 時序邏輯電路的分析方法時序邏輯電路的分析方法計算計算4 YQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0FF0 FF1 FF2CPCPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 時鐘方程：輸出方程：輸出僅與電路現態有關，為穆爾型時序電路。同步時序電路的時鐘方程

30、可省去不寫。驅動方程：1寫寫方方程程式式2求狀態方程求狀態方程JK觸發器的特性方程：nnnQKQJQ1將各觸發器的驅動方程代入，即得電路的狀態方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212現 態次 態輸 出nnnQQQ012 101112 nnnQQQY3計算、列狀態表計算、列狀態表nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0

31、 00 1 01 0 01 1 0000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn4畫狀態圖、時序圖畫狀態圖、時序圖 000001011/1/0100110111/0 /0/0 /0(a) 有效循環010 101(b) 無效循環/0/1排列順序： /Y nnnQQQ012狀態圖狀態圖CPQ0Q1Q2Y5電電路路

32、功功能能時時序序圖圖有效循環的6個狀態分別是05這6個十進制數字的格雷碼，并且在時鐘脈沖CP的作用下，這6個狀態是按遞增規律變化的，即：000001011111110100000所以這是一個用格雷碼表示的六進制同步加法計數器。當對第6個脈沖計數時，計數器又重新從000開始計數，并產生輸出Y1。Q0Q0FF0 FF1CP YQ1Q11T C11T C1&=1 X“1”輸出方程：輸出與輸入有關，為米利型時序電路。同步時序電路，時鐘方程省去。驅動方程：1寫寫方方程程式式nnQXQXY111001TQXTnnnnnnnnnQQQTQQQXQTQ0000010111112求狀態方程求狀態方程T觸

33、發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：nnQTQ13計算、列狀態表計算、列狀態表輸入現 態次 態輸出XnnQQ01 1011nnQQY000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011nnnnnnQXYQQQQXQ1001011100100000011YQQnn100011100011YQQnn110101010011YQQnn110010110011YQQnn001101001011YQQnn001010101011YQQnn111100011011YQQnn111011111011YQQn

34、n4 00 01 11 10 0/1 1/0 1/1 0/10/1 0/01/1 0/1CPXQ0Q1Y(a) 狀態圖(b) 時序圖5電電路路功功能能由狀態圖可以看出，當輸入X 0時，在時鐘脈沖CP的作用下，電路的4個狀態按遞增規律循環變化，即：0001101100當X1時，在時鐘脈沖CP的作用下，電路的4個狀態按遞減規律循環變化，即：0011100100可見，該電路既具有遞增計數功能，又具有遞減計數功能，是一個2位二進制同步可逆計數器。畫狀態圖畫狀態圖時序圖時序圖CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0電路沒有單獨的輸出，為穆爾型時序電路。異步時序電路

35、，時鐘方程：驅動方程：1寫寫方方程程式式CPCPQCPQCP00112，nnnQDQDQD001122，上升沿時刻有效上升沿時刻有效上升沿時刻有效CP Q Q 00100111112212nnnnnnQDQQDQQDQDQn12求狀態方程求狀態方程D觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：3計算、列狀態表計算、列狀態表現 態次 態注nnnQQQ012 101112nnnQQQ時鐘條件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0CP0 CP1 CP2CP0C

36、P0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0CP Q Q 01001111212nnnnnnQQQQQQCP, 10Q, 10Q , 1010011112nnnQQQCP, 0100101112nnnQQQ不變不變CP, 10Q, 0101001112nnnQQQ不變CP, 0110101112nnnQQQ不變不變CP, 10Q, 10Q , 0110011112nnnQQQCP, 010 , 1101112nnnQQQ不變不變CP, 10Q, 0111001112nnnQQQ不變CP, 0111101112nnnQQQ不變不變 000001010011 11111010

37、1100(a) 狀態圖(b) 時序圖CPQ0Q1Q2排列順序：nnnQQQ01245電路功能電路功能由狀態圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態按遞減規律循環變化，即：000111110101100011010001000電路具有遞減計數功能，是一個3位二進制異步減法計數器。畫狀態圖、時序圖畫狀態圖、時序圖設計設計要求要求原始狀原始狀態圖態圖最簡狀最簡狀態圖態圖畫電畫電路圖路圖檢查電檢查電路能否路能否自啟動自啟動12463.2.3 時序邏輯電路的設計方法時序邏輯電路的設計方法選觸發器，求時選觸發器，求時鐘、輸出、狀態、鐘、輸出、狀態、驅動方程驅動方程5狀態狀態分配分配3化簡1建立原

38、始狀態圖建立原始狀態圖設計一個按自然態序變化的7進制同步加法計數器，計數規則為逢七進益，產生一個進位輸出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列順序： /Y nnnQQQ012/1狀態化簡狀態化簡2狀態分配狀態分配3已經最簡。已是二進制狀態。4選觸發器，求時鐘、輸出、狀態、驅動方程選觸發器，求時鐘、輸出、狀態、驅動方程因需用3位二進制代碼，選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時鐘方程為：CPCPCPCP210輸出方程：nnQQY21Y的卡諾圖00011110000101000nnQQ12n

39、Q0(a) 10nQ的卡諾圖00011110011011000nnQQ12nQ0(b) 11nQ的卡諾圖00011110001001101nnQQ12nQ0(c) 12nQ的卡諾圖00011110000011011nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101不化簡，以便使之與JK觸發器的特性方程的形式一致。 nnQQJ120、10K nQJ01、nnQQK021 nnQQJ012、nQK12 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&a

40、mp;Q0Q0&1&比較，得驅動方程：nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ212011210210110012101電電路路圖圖5nnnQKQJQ1檢查電路能否自啟動檢查電路能否自啟動6000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ將無效狀態111代入狀態方程計算：可見111的次態為有效狀態000，電路能夠自啟動。 設計一個串行數據檢測電路，當連續輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X 101100111011110輸入Y 0000000010

41、001101建立原始狀態圖建立原始狀態圖S0S1S2S3設電路開始處于初始狀態為S0。第一次輸入1時，由狀態S0轉入狀態S1，并輸出0；1/0X/Y若繼續輸入1，由狀態S1轉入狀態S2，并輸出0；1/0如果仍接著輸入1，由狀態S2轉入狀態S3，并輸出1；1/1此后若繼續輸入1，電路仍停留在狀態S3，并輸出1。1/1電路無論處在什么狀態，只要輸入0，都應回到初始狀態，并輸出0，以便重新計數。0/00/00/00/0 0/01/0 1/01/01/0 0/0(c) 二進制狀態圖 10 0/0 1/1 00 01 0/01/0 1/01/01/0 0/0(b) 簡化狀態圖 S2 0/0 1/1 S0

42、 S1原始狀態圖中，凡是在輸入相同時，輸出相同、要轉換到的次態也相同的狀態，稱為等價狀態。狀態化簡就是將多個等價狀態合并成一個狀態，把多余的狀態都去掉，從而得到最簡的狀態圖。狀態化簡狀態化簡2狀態分配狀態分配31/0 0/0 1/1 0/0 0/0 1/0 1/1(a) 原始狀態圖 S3 S2 0/0 S0 S1所得原始狀態圖中，狀態S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉換到次態S3；在輸入為0時輸出都為0，且都轉換到次態S0。所以它們可以合并為一個狀態，合并后的狀態用S2表示。S0=00S1=01S2=104選觸發器，求時鐘、輸出、狀態、驅動方程選觸發器，求時鐘、輸出、狀態、

43、驅動方程選用2個CP下降沿觸發的JK觸發器，分別用FF0、FF1表示。采用同步方案，即取：輸出方程nXQY1狀態方程(a) 10nQ的卡諾圖X0001111000001100nnQQ01nnnQQXQ0110nnnnXQQXQQ11011(b) 11nQ的卡諾圖X0001111000001011nnQQ01Y的卡諾圖X0001111000001001nnQQ01nnnnnnnnXQQXQQQQQXQ11011001100nnnQKQJQ1比較，得驅動方程：電電路路圖圖5XKXQJKQXJnn101010 1 YFF0 FF11XQ1Q1 1J C11K 1J C11K&Q0Q0CP&a

44、mp;1&檢查電路能否自啟動檢查電路能否自啟動6 001101 0/0 1/1將無效狀態11代入輸出方程和狀態方程計算：電路能夠自啟動。設計一個異步時序電路，要求如右圖所示狀態圖。 000001010 101100011 /0 /0 /0 /0/1 /0排列順序： /Y nnnQQQ0124選觸發器，求時鐘、輸出、狀態、驅動方程選觸發器，求時鐘、輸出、狀態、驅動方程選用3個CP上升沿觸發的D觸發器，分別用FF0、FF1、FF2表示。輸出方程0001111000001001nnQQ12nQ0Y的卡諾圖nnQQY02次態卡諾圖0001111000010111011010100000nQ0n

45、nQQ12次態卡諾圖CPQ0Q1Q2t1 t2 t3 t4 t5 t6時鐘方程：CPCP 001QCP 02QCP FF0每輸入一個CP翻轉一次，只能選CP。FF1在t2、t4時刻翻轉，可選Q0。FF2在t4、t6時刻翻轉，可選Q0。CPQ0Q1Q2t1 t2 t3 t4 t5 t6(a) 10nQ的卡諾圖0001111001111000nnQQ12nQ0nnQQ010nnnQQQ1211nnQQ1120001111001100nnQQ12nQ0(b) 11nQ的卡諾圖(c) 12nQ的卡諾圖0001111001010nnQQ12nQ00001111000010111011010100000n

46、Q0nnQQ12次態卡諾圖nnnnQDQQDQD1212100Q2Q2 YQ0Q0FF0 FF1 FF2Q1Q11D C1&CP 1D C1&1D C1電電路路圖圖5檢查電路能否自啟動檢查電路能否自啟動6將無效狀態110、111代入輸出方程和狀態方程計算：電路能夠自啟動。特性方程：110111100 /0 /1本節小結：時序電路的特點是：在任何時刻的輸出不僅和時序電路的特點是：在任何時刻的輸出不僅和輸入有關，而且還決定于電路原來的狀態。為了記憶輸入有關，而且還決定于電路原來的狀態。為了記憶電路的狀態，時序電路必須包含有存儲電路。存儲電電路的狀態，時序電路必須包含有存儲電路。存儲

47、電路通常以觸發器為基本單元電路構成。路通常以觸發器為基本單元電路構成。時序電路可分為同步時序電路和異步時序電路時序電路可分為同步時序電路和異步時序電路兩類。它們的主要區別是，前者的所有觸發器受同一兩類。它們的主要區別是，前者的所有觸發器受同一時鐘脈沖控制，而后者的各觸發器則受不同的脈沖源時鐘脈沖控制，而后者的各觸發器則受不同的脈沖源控制。控制。時序電路的邏輯功能可用邏輯圖、狀態方程、時序電路的邏輯功能可用邏輯圖、狀態方程、狀態表、卡諾圖、狀態圖和時序圖等狀態表、卡諾圖、狀態圖和時序圖等6 6種方法來描述，種方法來描述，它們在本質上是相通的，可以互相轉換。它們在本質上是相通的，可以互相轉換。時序

48、電路的分析，就是由邏輯圖到狀態圖的轉換；時序電路的分析，就是由邏輯圖到狀態圖的轉換；而時序電路的設計，在畫出狀態圖后，其余就是由狀而時序電路的設計，在畫出狀態圖后，其余就是由狀態圖到邏輯圖的轉換。態圖到邏輯圖的轉換。3.3 計數器計數器在數字電路中，能夠記憶輸入脈沖個數的電路稱為計數器。計數器二進制計數器十進制計數器N進制計數器加法計數器同步計數器異步計數器減法計數器可逆計數器加法計數器減法計數器可逆計數器二進制計數器十進制計數器N進制計數器3.3.1 二進制計數器二進制計數器1 1、二進制同步計數器、二進制同步計數器3位二進制同步加法計數器位二進制同步加法計數器 000001010011 /

49、1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /C nnnQQQ012選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。狀態圖nnnQQQC012輸出方程：CPCPCPCP210時鐘方程：CPQ0Q1Q2C時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=1時，在下一個CP觸發沿到來時翻轉。FF2在Q0=Q1=1時，在下一個CP觸發沿到來時翻轉。100 KJnQKJ011nnQQKJ0122Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&電路圖由于沒有無效狀態，電

50、路能自啟動。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推廣到n位二進制同步加法計數器驅動方程輸出方程nnnnnnQQQQC01213位二進制同步減法計數器位二進制同步減法計數器選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。狀態圖輸出方程： 000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列順序： /B nnnQQQ012CPCPCPCP210時鐘方程：nnnQQQB012CPQ0Q1Q2B時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=0時，在下一個CP觸發沿到來時翻轉。FF2

51、在Q0=Q1=0時，在下一個CP觸發沿到來時翻轉。100 KJnQKJ011nnQQKJ0122Q0Q0 B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&電路圖由于沒有無效狀態，電路能自啟動。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推廣到n位二進制同步減法計數器驅動方程輸出方程nnnnnnQQQQB01213位二進制同步可逆計數器位二進制同步可逆計數器設用U/D表示加減控制信號，且U/D0時作加計數，U/D 1時作減計數，則把二進制同步加法計數器的驅動方程和U/D相與，把減法計數器的驅動方程和U/

52、D相與，再把二者相加，便可得到二進制同步可逆計數器的驅動方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1輸出方程nnnnnnQQQDUQQQDUBC210210/Q0Q0 C/B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/D電路圖 74LS161 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D

53、2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二進制同步加法計數器位集成二進制同步加法計數器74LS161/163CR=0時異步清零。CR=1、LD=0時同步置數。CR=LD=1且CPT=CPP=1時，按照4位自然二進制碼進行同步二進制計數。CR=LD=1且CPTCPP=0時，計數器狀態保持不變。 CC4520 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 9CC4520 1 2 3 4 5 6 7 8VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP1CP 1EN 1Q0

54、 1Q1 1Q2 1Q3 1CR VSS EN CP CR雙雙4位集成二進制同步加法計數器位集成二進制同步加法計數器CC4520CR=1時，異步清零。CR=0、EN=1時，在CP脈沖上升沿作用下進行加法計數。CR=0、CP=0時，在EN脈沖下降沿作用下進行加法計數。CR=0、EN=0或CR=0、CP=1時，計數器狀態保持不變。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC

55、CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二進制同步可逆計數器位集成二進制同步可逆計數器74LS191U/D是加減計數控制端；CT是使能端；LD是異步置數控制端；D0D3是并行數據輸入端；Q0Q3是計數器狀態輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯時級間串行計數使能端，CT0，CO/BO1時，RCCP，由RC端產生的輸出進位脈沖的波形與輸入計數脈沖的波形相同。4位集成二進制同步可逆計數器位集成二進制同步可逆計數器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 1

56、4 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是異步清零端，高電平有效；LD是異步置數端，低電平有效；CPU是加法計數脈沖輸入端；CPD是減法計數脈沖輸入端； D0D3是并行數據輸入端；Q0Q3是計數器狀態輸出端； CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個74LS193級聯時，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。2 2、二進制異

57、步計數器、二進制異步計數器3位二進制異步加法計數器位二進制異步加法計數器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /C nnnQQQ012狀態圖選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。輸出方程：nnnQQQC012時鐘方程：CPQ0Q1Q2C時序圖FF0每輸入一個時鐘脈沖翻轉一次，FF1在Q0由1變0時翻轉，FF2在Q1由1變0時翻轉。CPCP 001QCP 12QCP 3個JK觸發器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發器都應接成T型。111221100KJKJKJ

58、CQ0 Q1 Q2Q0 Q1 Q21FF0 FF1 FF2CP1J C11K1J C11K1J C11K&驅動方程：電路圖3位二進制異步減法計數器位二進制異步減法計數器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /B nnnQQQ012狀態圖選用3個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2表示。輸出方程：nnnQQQB012CPQ0Q1Q2時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，FF1在Q0由0變1時翻轉，FF2在Q1由0變1時翻轉。CPCP 001QCP 12QCP 3個JK觸發器都是在需要

59、翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發器都應接成T型。111221100KJKJKJ驅動方程：電路圖CPQ0 Q1 Q2Q0 Q1 Q2 BFF0 FF1 FF2 C1 C1 C1&T觸發器的觸發沿連 接 規 律上 升 沿下 降 沿加 法 計 數1iiQCP1iiQCP減 法 計 數1iiQCP1iiQCP二進制異步計數器二進制異步計數器級間連接規律級間連接規律4位集成二進制異步加法計數器位集成二進制異步加法計數器74LS197 CP1 CP0 74LS197 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 14 13 12 11 10 9 874LS1

60、97 1 2 3 4 5 6 7VCC CR Q3 D3 D1 Q1 CP0CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CRCR=0時異步清零。CR=1、CT/LD=0時異步置數。CR=CT/LD=1時，異步加法計數。若將輸入時鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構成4位二進制即16進制異步加法計數器。若將CP加在CP1端，則構成3位二進制即8進制計數器，FF0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進制即二進制計數器。選用4個CP下降沿觸發的JK觸發器，分別用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列順序： /C nnnnQQQQ01233.3.2 十進制計數器十進制計數器1 1、十進制同步計數器、十進制同步計數器狀態圖輸出方程：時鐘方程：nnQQC03CPCPCPCPCP3210C 的卡諾圖00011110000000100111001