1、第六章第六章 典型數(shù)字系統(tǒng)設計典型數(shù)字系統(tǒng)設計 分頻器; 交通燈控制器; 數(shù)字頻率計; 數(shù)字鐘電路; LCD接口控制電路; 串行口控制器; 2FSK/2PSK信號產(chǎn)生器分頻電路分頻電路 分頻電路是數(shù)字電路中應用十分廣泛的一種單元電路。尤其在EDA系統(tǒng)中，由于FPGA芯片外接晶振通常頻率較高（如XILINX公司的BASYS電路板的晶振最高可產(chǎn)生100MHz的時鐘信號），而系統(tǒng)中不同模塊所需的工作時鐘頻率一般是不同的,當所需頻率小于晶振提供的頻率時,就需要分頻電路對晶振提供的高頻時鐘頻率進行降頻，以獲得所需的工作時鐘。 目前大部分FPGA芯片片內(nèi)集成了鎖相環(huán)，如altera的PLL。應用鎖相環(huán)可以

2、很精確地對外部輸入時鐘進行分頻與倍頻，然而，其分頻與倍頻的的倍數(shù)只有有限的若干種，因此一般僅用來調(diào)節(jié)主時鐘頻率。當設計的目標系統(tǒng)要求實現(xiàn)特殊的分頻或倍頻系數(shù)時，就需要通過編寫HDL程序進行設計。 偶數(shù)分頻偶數(shù)分頻LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY div_fre IS PORT (clk：IN STD_LOGIC; rst：IN STD_LOGIC; div_out：OUT STD_LOGIC);END div_f

3、re;ARCHITECTURE a OF div_fre ISSIGNAL cnt: STD_LOGIC_VECTOR (2 DOWNTO 0);SIGNAL div_tmp:STD_LOGIC;BEGINPROCESS (clk)BEGINIF (rst=1) THEN cnt=000;ELSIF (clkEVENT AND clk=1) THEN IF (cnt=111) THEN div_tmp=NOT div_tmp; cnt0); ELSE cnt=cnt+1; END IF;END IF;END PROCESS;div_out=div_tmp;END a;ARCHITECTURE

4、a OF div_fre ISSIGNAL cnt: STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL div_tmp:STD_LOGIC;BEGINPROCESS (clk)BEGINIF (rst=1) THEN cnt=0000;ELSIF (clkEVENT AND clk=1) THEN IF (cnt=1111) THEN cnt0); div_tmp=1; ELSE cnt=cnt+1; div_tmp=0; END IF;END IF;END PROCESS;div_out=div_tmp;END a;奇數(shù)分頻奇數(shù)分頻ARCHITECTURE a OF

5、div_fre ISSIGNAL cnt: STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL div_tmp:STD_LOGIC;BEGINPROCESS (clk)BEGINIF (rst=1) THEN cnt=0000;ELSIF (clkEVENT AND clk=1) THEN IF (cnt=1110) THEN cnt0); div_tmp=1; ELSE cnt=cnt+1; div_tmp=0; END IF;END IF;END PROCESS;div_out=div_tmp;END a;ARCHITECTURE a OF div_fre ISSIG

6、NAL cnt: STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL div_tmp:STD_LOGIC;BEGINPROCESS (clk)BEGINIF (rst=1) THEN cnt=0000;ELSIF (clkEVENT AND clk=1) THEN IF (cnt=1110) THEN div_tmp=NOT div_tmp; cnt0); ELSIF (cnt=0111) THEN div_tmp=NOT div_tmp; cnt= cnt+1; ELSE cnt=cnt+1; END IF;END IF;END PROCESS;div_out=div_

7、tmp;END a;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY div_fre IS PORT (clk：IN STD_LOGIC; rst：IN STD_LOGIC; div_out：OUT STD_LOGIC);END div_fre;ARCHITECTURE a OF div_fre ISSIGNAL cnt1,cnt2: STD_LOGIC_VECTOR (3 DOWNTO 0);SIGNAL div_tmp1,d

8、iv_tmp2:STD_LOGIC;BEGINPROCESS (clk,rst)BEGINIF (rst=1) THEN cnt1=0000;ELSIF (clkEVENT AND clk=1) THEN IF (cnt1=1110) THEN div_tmp1=NOT div_tmp1; cnt10); ELSIF (cnt1=0111) THEN div_tmp1=NOT div_tmp1; cnt1= cnt1+1; ELSE cnt1=cnt1+1; END IF;END IF;END PROCESS;PROCESS(clk,rst)BEGINIF (rst=1) THEN cnt2=

9、0000;ELSIF (CLKEVENT AND CLK=0) THEN IF (cnt2=1110) THEN div_tmp2=NOT div_tmp2; cnt20); ELSIF (cnt2=0111) THEN div_tmp2=NOT div_tmp2; cnt2= cnt2+1; ELSE cnt2=cnt2+1; END IF;END IF;END PROCESS;div_out=div_tmp1 OR div_tmp2;END a; X.5X.5分頻分頻 采用VHDL編程實現(xiàn)分頻系數(shù)為N=6.5的分頻器，可采用以下方法：首先進行模7的計數(shù)，在計數(shù)到6時，將輸出時鐘賦為1，并且

10、將計數(shù)值清零。這樣，當計數(shù)值為6時，輸出時鐘才為1，只要再設計一個扣除脈沖電路，每到7個脈沖就扣除一個脈沖，即可實現(xiàn)6+0.5分頻時鐘。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY div_half IS PORT(clkin:IN STD_LOGIC; div_out:BUFFER STD_LOGIC);END div_half;ARCHITECTURE a OF div_half ISSIGNAL clktmp,out_divd:STD_LOGIC;SIGNAL cnt:STD

11、_LOGIC_VECTOR(3 DOWNTO 0);BEGINclktmp=clkin XOR out_divd; P1: PROCESS(clktmp)BEGIN IF clktmpEVENT AND clktmp=1 THEN IF cnt=0110 THEN out_div=1; cnt=0000; ELSE cnt=cnt+1; out_div=0; END IF;END IF;END PROCESS P1;P2:PROCESS(out_div)BEGIN IF out_divEVENT AND out_div=1 THEN out_divd=NOT out_divd; END IF;

12、END PROCESS p2;div_out=out_div;END a;分頻器的硬件驗證分頻器的硬件驗證 將以上程序通過在系統(tǒng)編程下載入本書配套的CPLD電路板進行硬件驗證，按照以下步驟進行。 （1）確定管腳對應關系：輸入等待分頻的信號 clk與MAXII的全局時鐘輸入引腳GCLK0對應；復位信號rst與按鍵s1對應；輸出信號div_out與拓展口J3的1腳對應。 （2）由QUARTUSII進行管腳分配： clk在MAXII芯片上對應的管腳號為12；按鍵s1對應管腳21；div_out在MAXII芯片上對應的管腳號為36。 （3）電平定義： 按鍵s1按下時相當于輸入信號為低電平。 （4）觀察

13、驗證： 用示波器36腳的輸出波形與12引腳的時鐘信號的頻率，可以觀察到12引腳的時鐘信號為10MHz，而36腳的波形為0.67MHz方波信號，從而實現(xiàn)了占空比50%的15分頻分頻器的邏輯功能。交通燈控制器 介紹模仿十字路口的交通燈控制效果的VHDL編程控制方法，實驗過程采用實驗平臺上的紅黃綠三種色彩的LED燈代表紅燈、黃燈與綠燈，在東西和南北方向各有一組紅黃綠燈，通過編程控制不同方向不同色彩的LED按照交通指揮的規(guī)律亮滅。交通控制燈的功能描述交通控制燈的功能描述 設東西方向和南北方向的車流量大致相同，因此紅黃綠燈的時長也相同，定為紅燈30秒，黃燈5秒，綠燈20秒，同時用數(shù)碼管指示當前狀態(tài)(紅黃

14、綠燈)剩余時間。另外設計一個緊急狀態(tài)，當緊急狀態(tài)出現(xiàn)時，兩個方向都禁止通行，指示紅燈。緊急狀態(tài)解除時，重新計數(shù)并指示。 交通燈控制器的實現(xiàn)狀態(tài)東西方向南北方向紅 黃 綠紅 黃 綠11 0 00 0 120 1 00 0 130 0 11 0 040 0 10 1 0交通燈的四種可能亮燈狀態(tài)交通燈現(xiàn)狀態(tài)計數(shù)器計數(shù)值交通燈次狀態(tài)計數(shù)器計數(shù)值東西方向計數(shù)值南北方向計數(shù)值東西方向計數(shù)值南北方向計數(shù)值1612552113404531645541114540交通燈設計中的狀態(tài)跳變點交通燈設計中的狀態(tài)跳變點 交通控制燈的交通控制燈的VHDLVHDL程序程序表6-3 CPLD輸出信號與LED對應關系led(5

15、)led(4)led(3)led(2)led(1)led(0)東西方向南北方向紅燈（30秒）黃燈（5秒）綠燈（20秒）綠燈（20秒）黃燈（5秒）紅燈（30秒）每位與實際電路板上的LED之間的對應關系交通控制燈的硬件驗證交通控制燈的硬件驗證（1）確定管腳對應關系（2）由QUARTUSII進行管腳分配（3） 電平定義（4）運行驗證數(shù)字頻率計數(shù)字頻率計 頻率計的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基準時鐘，對比測量其它信號的頻率。通常情況下是計算每秒鐘內(nèi)待測信號的脈沖個數(shù)，此時我們稱閘門時間為1秒。閘門時間也可以大于和小于1秒。閘門時間越長，得到的頻率值就越準確，但閘門時間長時每測一次頻率的間隔

16、就越長。閘門時間越短，測得頻率值刷新就越快，但測得的頻率精度就受影響。頻率計的組成結構分析頻率計的組成結構分析 頻率計的結構包括一個測頻控制信號發(fā)生器、一個計數(shù)器和一個鎖存器。1測頻控制信號發(fā)生器：頻率計設計的關鍵是設計一個測頻控制信號發(fā)生器，產(chǎn)生測量頻率的控制時序。控制時鐘信號clk取為1Hz，二分頻后即可產(chǎn)生一個脈寬為1s的時鐘test_en，以此作為計數(shù)閘門信號。當test_en為高電平時，允許計數(shù)；當test_en由高電平變?yōu)榈碗娖剑串a(chǎn)生一個下降沿時，應產(chǎn)生一個鎖存信號，將計數(shù)值保存起來；鎖存數(shù)據(jù)后，還要在下次test_en上升沿到來之前產(chǎn)生清零信號clear，將計數(shù)器清零，為下次計

17、數(shù)作準備。2計數(shù)器：計數(shù)器是以待測信號作為時鐘，清零信號clear到來時，異步清零；test_en為高電平時開始計數(shù)。計數(shù)以十進制數(shù)顯示，本例設計了一個簡單的10KHz以內(nèi)信號的頻率計，如果需要測試較高頻率的信號，則將dout的輸出位數(shù)增加，當然鎖存器的位數(shù)也要相應增加。3鎖存器：當test_en下降沿到來時，將計數(shù)器的計數(shù)值鎖存，這樣可由外部的7段譯碼器譯碼并在數(shù)碼管上顯示。設置鎖存器的好處是，顯示的數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。鎖存器的位數(shù)應跟計數(shù)器完全一樣。頻率計的VHDL程序頻率計的仿真結果頻率計的仿真結果頻率計仿真波形如圖。進行仿真設置時，將被測信號fsin的周期設為

18、810us，即被測頻率為1235Hz。觀察圖，可以看到用于輸出測量結果的數(shù)據(jù)端dout的測量值為1235，表明該頻率計能夠?qū)崿F(xiàn)預期的測量頻率功能。頻率計的硬件驗證頻率計的硬件驗證（1）確定管腳對應關系：（2）由QUARTUSII進行管腳分配：（3）電平定義：（4）觀察驗證：實用數(shù)字鐘電路分頻模塊分頻模塊時鐘產(chǎn)生模塊時鐘產(chǎn)生模塊數(shù)碼管顯示驅(qū)動模塊數(shù)碼管顯示驅(qū)動模塊數(shù)字鐘的硬件驗證數(shù)字鐘的硬件驗證（1）確定管腳對應關系（2）由QUARTUSII進行管腳分配（3）電平定義：（4）觀察驗證 LCDLCD接口控制電路接口控制電路 LCD顯示器一般可以分為圖形LCD與字符LCD。圖形LCD可以顯示圖形，字

19、符LCD只能顯示字符和簡單的圖形，但是字符LCD面積比圖形LCD小，而且控制相對簡單，成本較低，在顯示內(nèi)容要求不高的場合是首選。 目 前 市 場 上 的 主 流 字 符 L C D 均 基 于 液 晶 控 制 模 塊HD44780LCM，HD44780LCM是一款典型的16字*2行的字符LCM，它具有控制簡單、功能較強的指令系統(tǒng)，可實現(xiàn)字符的移動、閃爍等功能。1602 字符LCM的內(nèi)部存儲器 1 6 0 2 L C M 內(nèi) 置 了 1 9 2 個 5 x 7 的 常 用 字 符 ， 存 放 在 字 符 產(chǎn) 生 器CGROM(Character Generator ROM) ，字符與字符代碼的對

20、應關系與標準的ASCII碼相同, 例如字符A的字符代碼為41H。此外，LCM還為用戶提供了用于存放自定義字符的512位的字符產(chǎn)生器CGRAM(Character Generator RAM)。 LCD內(nèi)部提供了一個顯示緩存DDRAM(Display Data RAM)，用于存放被顯示的字符代碼。LCM的指令系統(tǒng)要求在發(fā)送被顯示字符代碼的指令之前，先要指定字符的顯示位置，即先要發(fā)送DDRAM的地址。1602字符DDRAM地址與顯示位置的對應關系如表6-1所示。表中的第一行數(shù)字表示LCD水平的16個顯示位置，第二行與第三行的數(shù)據(jù)是每個顯示位置在DDRAM中的地址表6-1 1602字符LCM內(nèi)部DD

21、RAM地址與顯示位置對應表12345678910111213141516000102030405060708090A0B0C0D0E0F404142434445464748494A4B4C4D4E4F1602字符LCM內(nèi)部DDRAM地址與顯示位置對應表1602字符 LCM的引腳 腳RS（Register Select）寄存器選擇端，高電平時選擇數(shù)據(jù)寄存器DR（Data Register），低電平選擇指令寄存器IR(Instruction Register)。DR用于存放寫到DDRAM的字符代碼。IR用于存放發(fā)給LCM的控制命令代碼。 5腳R/W（Read/Write）讀寫控制端，高電平時讀取，

22、低電平時寫入。 6腳EN(Enable)使能信號，高電平時允許對LCM進行讀寫，低電平時不允許讀寫。 7腳14腳DB0DB7是8位雙向數(shù)據(jù)總線。1602LCM指令系統(tǒng)（1）清屏指令：指令編碼00000001，功能包括：將DDRAM的內(nèi)容全部填入空白的ASCII碼20H，從而清除液晶顯示器；將光標移到液晶顯示屏的左上方；將地址計數(shù)器(AC)的值設為0。目前大多數(shù)1602LCM中該指令的執(zhí)行時間都在1.5ms以上。（2）光標歸位指令：指令編碼0000001X，功能包括：將光標移到液晶顯示屏的左上方；將地址計數(shù)器(AC)的值設為0；光標移位過程中DDRAM的內(nèi)容不變。目前大多數(shù)1602LCM中該指令

23、的執(zhí)行時間都在1.5ms以上。 （3）模式設置指令：指令編碼000001（I/D）S，功能包括：設定字符進入時光標的移動方向；設定字符是否移動或移動方向。其中的I/D=0表示新數(shù)據(jù)寫入后光標左移，反之右移；S=0表示寫入新數(shù)據(jù)后顯示屏不移勸，反之表示顯示屏移動一個字，移動方向由I/D決定。 （4）顯示器開關控制指令：指令編碼00001DCB，功能包括：當D=0時打開顯示器，反之關閉（注意顯示器關閉時顯示數(shù)據(jù)仍存放于DDRAM）；C=0時顯示屏不顯示光標，反之顯示光標；B=0時光標不閃爍，反之光標出現(xiàn)時閃爍。（5）顯示光標移位指令：指令編碼0001(S/C)(R/L)XX，功能包括：S/C=0,

24、移動光標，反之移動字符；R/L=0左移一格，反之右移一格。（6）功能設置指令：指令編碼001（DL）NFXX，功能包括：DL=1，每次傳送8位數(shù)據(jù)，反之，每次傳送4位數(shù)據(jù)，此時傳送一個字符的編碼需進行兩次L；N=0顯示1行，反之顯示2行；F=0表示每字符為5x7點陣，反之為5x10點陣。注意并非所有的LCM都能提供5x10點陣字形。（7）功能設置指令：指令編碼001（DL）NFXX，功能包括：DL=1，每次傳送8位數(shù)據(jù)，反之，每次傳送4位數(shù)據(jù)，此時傳送一個字符的編碼需進行兩次L；N=0顯示1行，反之顯示2行；F=0表示每字符為5x7點陣，反之為5x10點陣。注意并非所有的LCM都能提供5x10

25、點陣字形。（8）設置CGRAM地址指令：指令編碼01XXXXXX，其中低6位為下一個要讀寫的CGRAM的地址值（9）設置DDRAM地址指令：指令編碼1XXXXXXX，其中低7位為下一個要讀寫的DDRAM的地址值（10）讀取忙碌標志BF與AC地址指令：指令編碼（BF）XXXXXXX，其中BF標示位表示忙碌信號，當BF=0時表示LCM可以接收FPGA送達的數(shù)據(jù)或指令。低7位為地址計數(shù)器的內(nèi)容，表示CGRAM或DDRAM的地址。 1602LCM控制過程 使用VHDL編程控制1602LCM的運行，一般使用狀態(tài)機法，即將1602LCM的工作過程分解為若干個狀態(tài)，每一狀態(tài)發(fā)送某一控制指令給指令寄存器IR以

26、實現(xiàn)指定的顯示效果。 在16x2 LCD的顯示屏上顯示“HELLO WORLD!”介紹狀態(tài)機的LCM接口控制方法。1602顯示的硬件驗證（1）確定管腳對應關系（2）由QUARTUSII進行管腳分配（3）電平定義 （4）觀察驗證串口通信 串口即串行數(shù)據(jù)接口，串口按位（bit）發(fā)送和接收字節(jié)。由于串口長期使用RS-232C標準進行數(shù)據(jù)傳輸，所以有些場合也將串口稱為RS-232C接口。標準的RS-232C接口協(xié)議規(guī)定了25根信號線，對應的串口接插件稱為DB25。但一般使用其中的9根線足可完成串口通信，與此對應的串口接插件稱為DB9。如果串口通信雙方始終處于就緒狀態(tài)下準備收發(fā)數(shù)據(jù)，則可以采用最簡單而實

27、用的方法：三線連接法，即將地線、發(fā)送數(shù)據(jù)線、接收數(shù)據(jù)線分別對應相連。EDA系統(tǒng)中，通常CPLD或FPGA芯片的數(shù)據(jù)運算能力相對CPU而言較弱，因此當數(shù)據(jù)需要作復雜的運算處理時，經(jīng)常需要將數(shù)據(jù)傳送給PC機或其他CPU進行處理。由于PC機一般都具備串行口COM1或COM2，因此通過串行口實現(xiàn)CPLD或FPGA與PC機之間通信就成為較常見的選擇。異步串口數(shù)據(jù)傳送格式異步串口數(shù)據(jù)傳送格式 異步串口數(shù)據(jù)傳送格式的指標主要是波特率、起始位、數(shù)據(jù)位、停止位和奇偶校驗位。對于兩個相互通信的端口，這些指標必須匹配。 波特率是串口最重要的指標，用來衡量數(shù)據(jù)傳送速率，它表示每秒鐘傳送的二進制代碼的個數(shù)，單位是bit

28、/秒。例如1200波特表示每秒鐘發(fā)送1200個bit。 RS-232C串口在沒有數(shù)據(jù)傳送時始終保持為邏輯1狀態(tài)，當發(fā)送方準備發(fā)送數(shù)據(jù)時，首先發(fā)出一個邏輯0，這個低電平就是起始位。接收方收到起始位后，就開始準備接收數(shù)據(jù)。起始位在異步串口通信過程中起到同步的作用。 數(shù)據(jù)位是實際傳送的信息數(shù)據(jù)。實際的數(shù)據(jù)位位數(shù)可以是5、6、7和8位。根據(jù)實際傳送的內(nèi)容可以進行數(shù)據(jù)位的設置，如傳送標準的ASCII碼時，可以選擇7位，而傳送擴展的ASCII碼時可以設置為8位。 設置奇偶校驗位是串口通信中一種簡單的檢錯方式。奇校驗是指接收方收到數(shù)據(jù)位與檢驗位中1的個數(shù)始終保持為奇數(shù)，而偶檢驗是指接收方收到數(shù)據(jù)位與檢驗位中

29、1的個數(shù)始終保持為偶數(shù)。通信雙方必須事先約定奇偶檢驗方式。 VHDLVHDL描述描述RS-232CRS-232C串口串口串口通信的VHDL程序仿真結果串行口通信的仿真結果如圖6-16所示。從圖中可以看出，每發(fā)送完一個字節(jié)，即8位數(shù)據(jù)后，線路上將輸出一個高電平，之后又開始傳送下一個字節(jié)。同樣，仿真波形顯示，有效數(shù)據(jù)到達接收管腳rxd之前，線路上保持為高電平，直到收到一個低電平起始位，將該起始位后的8位數(shù)據(jù)串行接收后依次送到保存接收結果的信號data的各位串口通信的硬件驗證1.確定管腳對應關系2. 由QUARTUSII進行管腳分配3.電平定義4.輸入驗證 2FSK信號產(chǎn)生器1.FSK基本原理2.2

30、FSK信號產(chǎn)生器3.2FSK信號產(chǎn)生器的VHDL描述4.2FSK的仿真結果5.2FSK的硬件驗證 在通信領域，為了傳送信息，一般都將原始的信號進行某種變換變成適于傳輸?shù)男盘栃问健?在數(shù)字通信系統(tǒng)中一般將原始信號（圖像、聲音等）經(jīng)過量化編碼變成二進制碼流，稱為基帶信號，但數(shù)字基帶信號一般不適合于直接傳輸。 FSK即為一種常用的數(shù)字調(diào)制方式，其波形如圖6-18示。FSK又稱移頻鍵控，它是利用載頻頻率的變化來傳遞數(shù)字信息。數(shù)字調(diào)頻信號可以分為相位離散和相位連續(xù)兩種。若兩個載頻由不同的獨立振蕩器提供，它們之間相位互不相關，就稱相位離散的數(shù)字調(diào)頻信號；若兩個頻率由同一振蕩信號源提供，只是對其中一個載頻進行分頻，這樣產(chǎn)生的兩個載頻就是相位連續(xù)的數(shù)字調(diào)頻信號。 2FSK是數(shù)字通信常用的調(diào)制方式。FPGA與CPLD均是典型的數(shù)字器件，使用VHDL編程能準確地描述2FSK的調(diào)制過程，可靠地實現(xiàn)2FSK。本例由FPGA或CPLD產(chǎn)生正弦信號的采樣值，通過時鐘的變化控制輸出正弦信號頻率的變化，以偽隨機序列作為被調(diào)制信號進行實驗觀察。2FSK信號發(fā)生器框圖如圖6-19所示，整個系統(tǒng)共分為分頻器、m序列產(chǎn)生器、跳變檢測、2選1數(shù)據(jù)選擇器、正弦波產(chǎn)生器和DAC模數(shù)變換器等六