組合邏輯電路的設計試驗報告_第1頁
組合邏輯電路的設計試驗報告_第2頁
組合邏輯電路的設計試驗報告_第3頁
組合邏輯電路的設計試驗報告_第4頁
組合邏輯電路的設計試驗報告_第5頁
免費預覽已結束，剩余6頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、74LS0074LS0474LS1074LS8674LS7374LS74觸發器實驗一組合邏輯電路的設計1.實驗目的1,掌握組合邏輯電路的功能分析與測試2,學會設計以及實現一位全/減加器電路，以及舍入與檢測電路設計。2 .實驗器材二輸入四與非門六門反向器三輸入三與非門二輸入四異或門負沿觸發JK觸發器雙D3 .實驗內容1>.設計舍入與檢測的邏輯電路：1 .輸入：4位8421碼，從0000-1001輸入信號接4個開關,從開關輸入。2 .輸出：當8421碼>=0101(5)時,有輸出Fl=l當8421碼中1的個數是奇數時，有輸出F2=l,%ToABcD2>,設計一位全加/全減器如圖所

2、視:挾開美S-A-B-Cin(S)FI(S)F2(Co)當s=l,時做減法運算，S=0時做加法運算。A,B,C分別表示減數,被減數，借位（加數，被加數，進位）4 .實驗步驟1>.設計一個舍入與檢測邏輯電路:做出真值表：舍入召檢訥連新Afi%ABcDFIFZ000G000001010QL00100L100010001010110011010011111100011100110作出卡諾圖，并求出F1,F2Fl(>5)的卡錯囹和邃彳酋素達式謾情耒達式：fi=ALbcIbdF2（1%徵）的卡諾囹和邏磅家達式rabCD000Q01100110謾橫表達式：F2二A®B®CD

3、根據F1F2的表達式做出電路圖:SXridA17非仃£>4-r16>13用或nI1211/2-EE按照電路圖連接號電路，并且驗證結果是否與設計相符2,設計一位全加/全減器做出真值表：Fl的卡諾圖Fl卡諾圖:輸入2翰出4S弓金制WA*，C（低位進MFl（和WF2（進借檢0POPOa0+320P0+OPOP0POPOP220|JDPDD0PD2212220Q3l*nOPrOPUCr0q2OPIPa23如2OPDQo*jIe0*OP2220心22IPrF2的卡若冬BaZg1+-IPOPgW22OP0心2220<nOPgIPIV2w2SA0001111000000001010111111110-1-1逼女石素達式：F2=BC-B(S9A>C(S4)A)全煙全減器電略被針Co>卷燈按照電路圖連接號電路，并且驗證結果是否與設計相符5 .實驗體會通過這次試驗，我了解了

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論