用譯碼器實現組合邏輯電路_第1頁
用譯碼器實現組合邏輯電路_第2頁
用譯碼器實現組合邏輯電路_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、精選優質文檔-傾情為你奉上實驗四 用譯碼器實現組合邏輯電路一、實驗目的：學會用譯碼器實現組合邏輯電路二、實驗原理：用譯碼器加上門電路的方法，來實現較復雜的組合邏輯電路，簡單方便。本實驗主要使用的譯碼器是74LS138。對門電路的選擇以與非門居多。72LS138譯碼器的功能特點：將三位二進制數譯碼位十進制數。1、 譯碼器的工作條件：第六腳接高電壓，第四五腳接低電壓。 2、譯碼器實現函數所用門電路的特點： 三、實驗儀器及器材：集成塊：74LS138 74LS42 74LS20 74LS08四、實驗內容與步驟：（要求寫出各電路的設計步驟，并畫出實驗電路圖。）1、設計一個三變量，判斷奇數個“1”的電路

2、（要求用譯碼器和與非門實現）。 真值表ABCY00000011010101101001101011001111解：設輸入為A、B、C，輸出為Y，奇數個“1”是Y為1，偶數個為0。2、某工廠有A、B、C三臺設備，A、B的功率均為10W，C的功率為20W，這些設備由和兩臺發電機供電，兩臺發電機的最大輸出功率分別為10W和30W，要求設計一個邏輯電路以最節約能源的方式啟、停發電機，來控制三臺設備的運轉、停止（要求用譯碼器和與非門、與門實現）。 真值表真值表解：設10w功率的發電機為M,30w 功率的發電機為N；ABCMN00000001010101001101100101010111001111113、設計一個全加器（要求用譯碼器和與非門實現）。 解：設加數為A，被加數為B，地位進為C，和為S，高位進為D； 五、實驗體會：通過與“實驗

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論