1、 數字電路邏輯設計 課程設計設計名稱 數字競賽搶答器專業班級 學 號 姓 名 指導教師 太原理工大學現代科技學院 課程設計太原理工大學現代科技學院專業班級學生姓名課程名稱數字電路邏輯設計設計名稱數字競賽搶答器設計周數1.5周指導教師設計任務主要設計參數設計競賽搶答器，要求：（1）設計制造一個可容納六組參賽的數字式搶答器，每組設置一個搶答按鈕供搶答者使用。（2）電路具有第一搶答信號的鑒別和鎖存功能。（3）設置記分電路。每組在開始預置成100分，搶答后由主持人記分，答對一次加10分，否則減10分。（選做）（4）設置犯規電路。對提前搶答和超時搶答的組別鳴喇叭示警，并由組別電路顯示出犯規組別。（選做）

2、設計內容設計要求1、根據選題要求，進行方案比較，畫出系統框圖，進行初步設計。2、設計單元電路，計算參數，選擇元器件。3、畫出系統電路原理圖。4、利用EWB軟件對原理圖進行仿真，修改設計中的疏漏。5、現場安裝調試。 6、撰寫課程設計說明書。主要參考資 料1 賈秀美. 數字電路硬件設計實踐. 高等教育出版社, 2008學生提交歸檔文件課程設計說明書，主要包括以下內容：1. 設計方案，系統框圖，原理分析；2. 系統各模塊的原理圖；3. EWB軟件仿真分析；4. 設計總結部分，指出設計系統的特點及選用方案優缺點，提出改進意見及展望，總結設計收獲、體會；5. 參考文獻。課程設計任務書注：1.課程設計完成

3、后，學生提交的歸檔文件應按照：封面任務書說明書圖紙的順序進行裝訂上交（大張圖紙不必裝訂） 2.可根據實際內容需要續表，但應保持原格式不變。指導教師簽名： 日期： 裝訂線專業班級 學號 姓名 成績 1.1設計目的有許多比賽活動中，為了準確、公正、直觀地判斷出第一搶答者，通常設置一臺搶答器，通過數顯、燈光及音響等多種手段指示出第一搶答者。同時，還可以設置記分、犯規及獎懲記錄功能。(1). 了解搶答器的設計原理 (2). 掌握其外圍電路的設計與主要性能參數測試方法 (3). 掌握搶答器的設計方法與電子線路系統的裝調技術1.2設計要求內容和步驟1.2.1設計要求設計競賽搶答器，要求：（1）設計制造一個

4、可容納六組參賽的數字式搶答器，每組設置一個搶答按鈕供搶答者使用。（2）電路具有第一搶答信號的鑒別和鎖存功能。（3）設置記分電路。每組在開始預置成100分，搶答后由主持人記分，答對一次加10分，否則減10分。（選做）（4）設置犯規電路。對提前搶答和超時搶答的組別鳴喇叭示警，并由組別電路顯示出犯規組別。（選做）1.2.2設計步驟1、根據選題要求，進行方案比較，畫出系統框圖，進行初步設計。2、設計單元電路，計算參數，選擇元器件。3、畫出系統電路原理圖。4、利用EWB軟件對原理圖進行仿真，修改設計中的疏漏。5、現場安裝調試。 6、撰寫課程設計說明書。2.1 電路的基本功能要求及原理方框圖2.1.1基本

5、功能要求1：設計一個智力搶答器搶答器，能同時供6名選手或6個代表隊比賽，他們的編號分別是1，2，3，4，5，6各用一個按紐，按紐編號與選手的編號相對應，分別用6個按鈕S1-S6表示。2: 給主持人設置一個系統清除和搶答開始的控制開關S。3：搶答器具有鎖存與顯示功能。即搶答開始后，若選手按動按鈕，鎖存器立即鎖存相應的選手編號，并在LED數碼管上顯示選手的編號（1-6），同時揚聲器發出聲響提示。選手搶答實行優先鎖存，禁止其他選手搶答，優先搶答選手的編號一直保持到主持人將系統清除為止。4：搶答器具有定時搶答功能，且一次搶答的時間為30秒，當主持人啟動"開始"鍵后，定時器立刻倒計時

6、，若30秒時間內有選手搶答，則顯示器顯示倒計時時間，并顯示，保持到主持人將系統清除為止。5：參賽選手在設定的時間內進行搶答有效，超過時間搶答無效，定時器停止工作，定時顯示器顯示00。6：計分電路，與搶答電路相互獨立，每組在開始時預置成100分，答對一次加10分，否則減10分，由主持人計分。2.1.2原理框圖圖2.1 原理框圖工作原理：接通電源后，主持人將開關撥到"清零"狀態，搶答器處于禁止狀態，編號顯示器滅燈，定時器顯示00；主持人將開關閉合即“開始”狀態，宣布"開始"搶答器工作。定時器計時，選手在定時時間內搶答時，搶答器完成：優先判斷、編號鎖存、編號顯

7、示、揚聲器提示。當一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示時間。如果再次搶答必須由主持人再次操作"清除"和"開始"狀態開關。3.1 搶答器電路當電路接上電源后，整個電路都處于工作狀態當主持人開關打開時，電路處于清零狀態此時，各個觸發器的Q非端輸出都為，假設芯片編碼器74LS148處于工作狀態，此時，輸入的都是高電平，而兩輸出使能端EO和GS的輸出狀態分別為0和，GS端與個JK觸發器的JK端相連，即各輸入端均為1，所以只要當R端為無效電平“1”時，同時有效脈沖邊沿過來時觸發器就能翻轉。當主持人閉合開關，宣布可以搶答后，主線燈亮，此時電路為可搶答狀

8、態，當選手按下開關時，CP脈沖由高電平變為低電平，即有一個有效地脈沖邊沿過來，觸發器發生反轉，此時Q端為1，同時對應的燈亮，Q非端輸出為0，此時74LS148的其中一個輸入端輸入信號“0”，OE與GS發生翻轉，OE=1，GS=0。使得觸發器的JK輸入端輸入“0”，就算其他選手把開關合上，其對應的觸發器也不會翻轉。圖3.1 搶答器電路3.2 顯示電路圖3.2顯示電路 當其中一個選手按下搶答器后，74LS148編碼器其中一個輸入端為0，例如，當1號選手按下開關，則Q1輸入為0，此時Q6Q5Q4Q3Q2Q1為111110，輸出Y2Y1Y0為110經過74LS48譯碼器為001,則在七段數碼管上顯示“

9、1”表3.1 74LS148芯片真值表Q1Q2Q3Q4Q5Q6Y1Y2Y3EOGS01111111010X0111110110XX011110010XXX01101110XXXX0101010XXXXX000110表3.2七段數碼管真值表ABCDabcdefg字形0000111111001000011000011100110110120010111100131010011001140110101101151110001111163.3 報警電路圖3.3報警電路報警電路由兩個555定時器構成。由圖中可以看到,接上電源后,當信號輸入為高電平時,第一個555連接成的單穩態觸發器的輸出為低電平,處于穩

10、定狀態,這時,右邊的多諧振蕩器的復位輸入為低電平,所以其輸出也為低電平.揚聲器不發音.當信號輸入為低電平時,單穩態觸發器被觸發,處于暫穩態,此時其輸出為高電平,輸入到多諧振蕩器的復位端,多諧振蕩工作,輸出為頻率為1.2KHz的脈沖波形.這樣揚聲器就會以1.2KHz的頻率發出間歇式聲響。要求持續23秒，可調節電阻和電容實現。假設t=3s，電阻分別為20k、273k、0.61k、2.4k，電容分別為100pf、100pf、0.22uf、0.01uf。3.4 定時電路圖3.4定時電路定時電路由兩片74LS160構成，其本身為十進制同步計數器，真值表如下所示：表3.3CLKMRPES1S2QXX1XX

11、全010XX預置數0011計數X000X保持X00X0保持當有效脈沖邊沿過來時，有兩片74LS160構成的31進制加計數器，當片1輸出為0001，片二輸出為1100，即轉換為十進制時是30，此時片1Q0輸出和片二Q0、Q1輸出經過三輸入與非門后為“0”，使片1的CET、CEP輸入為0，片1停止工作，所以數碼管顯示30。3.5 秒脈沖發生電路圖3.5秒脈沖發生電路由555定時器構成的多諧振蕩器經過調整電阻電容能改變秒沖周期。當R1=15K，R2=68K，C1=10uF時，T=1s。3.6 計分電路圖3.6計分電路預置分數為100分，最小變量為10，則各位數保持0不變，所以低位74LS48輸入均為

12、零不變。由于74LS192為BCD十進制可逆同步計數器，真值表如下表所示：表3.4UPDWNRSTLDQ0Q1Q2Q3XX1X0000XX01ABCD100加法計算100減法計算1100保持當選手答對問題時，撥動開關S1，則系統給十位進1，當要進位時，則向高位進位。答錯時撥動開關S2，系統給十位減1，若十位為0時，系統會向高位借位。四、總電路及分析圖4.1 總電路圖4.2 計分電路五、元器件元器件名稱 數量74LS148 1個74LS48 6個74LS192 2個74LS160 2個74LS126 1個CD4023BCM 1個DM7402N 1個555定時器 3個揚聲器 1個七段數碼顯示器 6個六、設計心得和體會  通過這次課程設計，加深了對課程概念的理解，鍛煉了自己的動手能力。  在做實驗設計的最開始階段，本小組完全處于迷茫的狀態。本設計需要實現的功能較多，需要用到的電路知識也比較全面，但是通過在網上搜索近似功能電路，查看老師給的部分電路參考以及盡心設計，基本完成了實驗要求的基