1、第8章 動態邏輯電路填空題1、對于一般的動態邏輯電路，邏輯部分由輸出低電平的 網組成，輸出信號與電源之間插入了柵控制極為時鐘信號的 ,邏輯網與地之間插入了柵控制極為時鐘信號的 。  【答案：NMOS, PMOS,  NOMS】2、對于一個級聯的多米諾邏輯電路，在評估階段：對PDN網只允許有 跳變，對 PUN網只允許有 跳變，PDN與PDN相連或PUN與PUN相連時中間應接入 。  【答案：】解答題1、從邏輯功能，電路規模，速度3方面分析下面2電路的相同點和不同點。從而說明CMOS動態組合邏輯電路的特點。  【答案：】 圖A是CMOS靜態邏輯電路

2、。圖B是CMOS動態邏輯電路。2電路完成的均是NAND的邏輯功能。圖B的邏輯部分電路使用了2個MOS管，圖A使用了4個MOS管，由此可以看出動態組合邏輯電路的規模為靜態電路的一半。圖B的邏輯功能部分全部使用NMOS管，圖A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，說明動態組合邏輯電路的速度高于靜態電路。2、分析下面的電路，指出它完成的邏輯功能，說明它和一般動態組合邏輯電路的不同,說明其特點。  【答案：】 該電路可以完成OUT=AB的與邏輯。與一般動態組合邏輯電路相比，它增加了一個MOS管Mkp,這個MOS管起到了電荷保持電路的作用，解決了一般動態組合邏

3、輯電路存在的電荷泄漏的問題。3、分析下列電路的工作原理，畫出輸出端OUT的波形。  【答案：】 答案：4、結合下面電路，說明動態組合邏輯電路的工作原理。  【答案：】 動態組合邏輯電路由輸出信號與電源之間插入的時鐘信號PMOS,NMOS邏輯網和邏輯網與地之間插入的時鐘信號NMOS組成。當時鐘信號為低電平時，PMOS導通，OUT被拉置高電平。此時電路處于預充電階段。當時鐘信號為低電平時，PMOS截至，電路與VDD的直接通路被切斷。這時NOMS導通，當邏輯網處于特定邏輯時，電路輸出OUT被接到地，輸出低電平。否則，輸出OUT仍保持原狀態高電平不變。例如此電路

4、，NMOS網構成邏輯網中A與C,或B與C同時導通時，可以構成輸出OUT到地的通路，將輸出置為低電平。第7章 傳輸門邏輯填空題1、寫出傳輸門電路主要的三種類型和他們的缺點：（1） ，缺點： ；（2） ，缺點： ；（3） ，缺點： 。  【答案：NMOS傳輸門，不能正確傳輸高電平，PMOS傳輸門，不能正確傳輸低電平，CMOS傳輸門，電路規模較大?！?、傳輸門邏輯電路的振幅會由于 減小，信號的 也較復雜，在多段接續時，一般要插入 。  【答案：閾值損失，傳輸延遲，反相器?！?、一般的說，傳輸門邏輯電路適合 邏輯的電路。比如常用的 和 。  【答案：異或，加法器，多路選擇

5、器】解答題1、分析下面傳輸門電路的邏輯功能，并說明方塊標明的MOS管的作用。  【答案：】 根據真值表可知，電路實現的是OUT=AB的與門邏輯，方塊標明的MOS管起到了電荷保持電路的功能。2、根據下面的電路回答問題： 分析電路，說明電路的B區域完成的是什么功能，設計該部分電路是為了解決NMOS傳輸門電路的什么問題？  【答案：】 當傳輸高電平時，節點n1電位升高，當電位大于反向器IV1的邏輯閾值時，反向器輸出低電平，此低電平加在P1管上，P1管導通，n1的電位可以上升到VDD。當傳輸低電平時，節點n1電位較低，當電位小于反向器IV1的邏輯閾值時，反向器輸

6、出高電平，此高電平加在P1管上，P1管截止，n1的電位保持傳輸來的低電平。說明B部分電路具有電荷保持電路的功能。設計該部分電路是為了解決NMOS傳輸門電路由于閾值電壓不能正確傳輸高電平的問題。3、根據下面的電路回答問題。已知電路B點的輸入電壓為2.5V，C點的輸入電壓為0V。當A點的輸入電壓如圖a時，畫出X點和OUT點的波形，并以此說明NMOS和PMOS傳輸門的特點。  【答案：】   由此可以看出，NMOS傳輸門電路不能正確傳輸高電平，PMOS傳輸門電路不能正確傳輸低電平。4、寫出邏輯表達式C=A B的真值表，并根據真值表畫出基于傳輸門的電路原理圖。  

7、;【答案：】 第6章 CMOS靜態邏輯門解答題1、畫出F=AB的CMOS組合邏輯門電路  【答案：】 2、用CMOS組合邏輯實現全加器電路  【答案：】 全加器的求和輸出Sum和進位信號Carry表示為三個輸入信號A、B、C的函數：       Sum=ABC=Carry(A+B+C)+ABC       Carry=(A+B)C+AB3、畫出F= 的CMOS組合邏輯門電路，并計算該復合邏輯門的驅動能力  【答案：】

8、 4、簡述CMOS靜態邏輯門功耗的構成  【答案：】 CMOS靜態邏輯門的功耗包括靜態功耗和動態功耗。靜態功耗幾乎為0。但對于深亞微米器件，存在泄漏電流引起的功耗，此泄漏電流包括柵極漏電流、亞閾值漏電流及漏極擴散結漏電流。動態功耗包括短路電流功耗，即切換電源時地線間的短路電流功耗和瞬態功耗，即電容充放電引起的功耗兩部分。5、降低電路的功耗有哪些方法  【答案：】 電路的功耗主要由動態功耗決定，而動態功耗取決于負載電容、電源電壓和時鐘頻率，所以減少負載電容，降低電源電壓，降低開關活動性是有效降低電路功耗的方法。第5章MOS反相器解答題1、請給出N

9、MOS晶體管的閾值電壓公式，并解釋各項的物理含義及其對閾值大小的影響（即各項在不同情況下是提高閾值還是降低閾值）。  【答案：】 2、什么是器件的亞閾值特性，對器件有什么影響  【答案：】 器件的亞閾值特性是指在分析MOSFET時，當Vgs<Vth時MOS器件仍然有一個弱的反型層存在，漏源電流Id并非是無限小，而是與Vgs呈現指數關系，這種效應稱作亞閾值效應。      影響：亞閾值導電會導致較大的功率損耗，在大型電路中，如內存中，其信息能量損耗可能使存儲信息改變，使電路不能正常工作。3、MOS晶體

10、管的短溝道效應是指什么，其對晶體管有什么影響  【答案：】 短溝道效應是指：當MOS晶體管的溝道長度變短到可以與源漏的耗盡層寬度相比擬時，發生短溝道效應，柵下耗盡區電荷不再完全受柵控制，其中有一部分受源、漏控制，產生耗盡區電荷共享，并且隨著溝道長度的減小，受柵控制的耗盡區電荷不斷減少的現象      影響： 由于受柵控制的耗盡區電荷不斷減少，只需要較少的柵電荷就可以達到反型，使閾值電壓降低；溝道變短使得器件很容易發生載流子速度飽和效應。4、請以PMOS晶體管為例解釋什么是襯偏效應，并解釋其對PMOS晶體管閾值電壓和漏源電流的

11、影響  【答案：】 對于PMOS晶體管，通常情況下襯底和源極都接最高電位，襯底偏壓 ，此時不存在襯偏效應。而當PMOS中因各種應用使得源端電位達不到最高電位時，襯底偏壓 >0，源與襯底的PN結反偏，耗盡層電荷增加，要維持原來的導電水平，必須使閾值電壓（絕對值）提高，即產生襯偏效應。       影響：使得PMOS閾值電壓向負方向變大，在同樣的柵源電壓和漏源電壓下其漏源電流減小。5、什么是溝道長度調制效應，對器件有什么影響  【答案：】 MOS晶體管存在速度飽和效應。器件工作時，當漏源電壓增

12、大時，實際的反型層溝道長度逐漸減小，即溝道長度是漏源電壓的函數，這一效應稱為“溝道長度調制效應”。      影響：當漏源電壓增加時，速度飽和點在從漏端向源端移動，使得漏源電流隨漏源電壓增加而增加，即飽和區D和S之間電流源非理想。6、為什么MOS晶體管會存在飽和區和非飽和區之分（不考慮溝道調制效應）  【答案：】 晶體管開通后，其漏源電流隨著漏源電壓而變化。當漏源電壓很小時，隨著漏源電壓的值的增大，溝道內電場強度增加，電流隨之增大，呈現非飽和特性；而當漏源電壓超過一定值時，由于載流子速度飽和（短溝道）或者溝道夾斷（長溝道），

13、其漏源電流基本不隨漏源電壓發生變化，產生飽和特性。7、考慮一個電阻負載反相器電路：VDD=5V，KN=20uA/V2 ，VT0=0.8V，RL=200K，W/L=2。計算VTC曲線上的臨界電壓值（VOL、VOH、VIL、VIH）及電路的噪聲容限，并評價該直流反相器的設計質量。  【答案：】 8、設計一個VOL=0.6V的電阻負載反相器，增強型驅動晶體管VT0=1V， VDD=5V 1）求VIL和VIH 2）求噪聲容限VNML和VNMH  【答案：】 9、采用MOSFET作為nMOS反相器的負載器件有哪些優點  【答案：】 采用負載電阻

14、會占用大量的芯片面積，而晶體管占用的硅片面積通常比負載電阻小，并且有源負載反相器電路比無源負載反相器有更好的整體性能。10、什么是CMOS電路？簡述CMOS反相器的工作原理及特點  【答案：】 CMOS電路是指由NMOS 和PMOS所組成的互補型電路。對于CMOS反相器，Vin=0時，NMOS截止，PMOS導通，Vout=VOH=VDD；Vin= VDD時， NMOS導通，PMOS截止，Vout=VOL=0。高低輸出電平理想，與兩管無關。從對CMOS反相器工作原理的分析可以看出，在輸入為0或VDD時，NMOS 和PMOS總是一個導通，一個截止，沒有從VDD到VSS的直流通路

15、，也沒有電流流入柵極，因而其靜態電流和功耗幾乎為0。這也是CMOS電路最大的特點。第4章TTL電路解答題1、名詞解釋電壓傳輸特性 開門/關門電平 邏輯擺幅 過渡區寬度 輸入短路電流 輸入漏電流靜態功耗  【答案：】 電壓傳輸特性：指電路的輸出電壓VO隨輸入電壓Vi變化而變化的性質或關系（可用曲線表示，與晶體管電壓傳輸特性相似）。 開門/關門電平：開門電平VIHmin-為保證輸出為額定低電平時的最小輸入高電平(VON)；關門電平VILmax-為保證輸出為額定高電平時的最大輸入低電平(VOFF)。邏輯擺幅：-輸出電平的最大變化區間，VL=VOH-VOL。過渡區寬度：輸出不確定區

16、域（非靜態區域）寬度，VW=VIHmin-VILmax。 輸入短路電流IIL-指電路被測輸入端接地，而其它輸入端開路時，流過接地輸入端的電流。輸入漏電流（拉電流，高電平輸入電流，輸入交叉漏電流）IIH-指電路被測輸入端接高電平，而其它輸入端接地時，流過接高電平輸入端的電流。靜態功耗-指某穩定狀態下消耗的功率，是電源電壓與電源電流之乘積。電路有兩個穩態，則有導通功耗和截止功耗，電路靜態功耗取兩者平均值，稱為平均靜態功耗。2、分析四管標準TTL與非門（穩態時）各管的工作狀態  【答案：】 當輸入端的信號，有任何一個低電平時：Q1飽和區   

17、0;  Q2 截至區        Q3飽和區         Q4截至區當輸入端的信號全部為高電平時：Q1反向區       Q2飽和區        Q3飽和區         Q4飽和區4、兩管與非門有哪些缺點，四管及五管與

18、非門的結構相對于兩管與非門在那些地方做了改善，并分析改善部分是如何工作的。四管和五管與非門對靜態和動態有那些方面的改進  【答案：】 兩管與非門： 輸出高電平低，瞬時特性差。四管與非門：輸出采用圖騰柱結構Q3-D  ，由于D是多子器件，他會使Tplh明顯下降。D還起到了點評位移作用，提高了輸出電平。五管與非門：達林頓結構作為輸出級，Q4也起到點評位移作用，達林頓電流增益大，輸出電阻小，提高電路速度和高電平負載能力。四管和五管在瞬態中都是通過大電流減少Tplh.靜態中提高了負載能力和輸出電平。5、相對于五管與非門六管與非門的結構在那些部分作了改善，分析改進部分是如何

19、工作的  【答案：】 六管單元用有源泄放回路RB-RC-Q6代替了R3由于RB的存在，使Q6比Q5晚導通，所以Q2發射基的電流全部流入Q5的基極，是他們幾乎同時導通，改善了傳輸特性的矩形性，提高了抗干擾能力。當Q5飽和后Q6將會替它分流，限制了Q5的飽和度提高了電路速度。在截至時Q6只能通過電阻復合掉存儲電荷，Q6比Q5晚截至，所以Q5快速退出飽和區。6、為什么TTL與非門不能直接并聯  【答案：】 當電路直接并聯后，所有高電平的輸出電流全部灌入輸出低電平的管子，可能會使輸出低電平的管子燒壞。并會使數出低電平抬高，容易造成邏輯混亂。7、OC門在結構上作了什么改進，它為什么不會出現TTL與非門并聯的問題  【答案：】 去掉TTL門的高電平的驅動級，oc門輸出端用導線連接起來，接到一個公共的上拉電阻上，實施線與，此時就不會出此案大電流灌入，Q5不會使輸出低電平上升造成邏輯混亂。第1章 集成電路的基本制造工藝解答題1、四層三結的結構的雙極型晶體管中隱埋層的作用  【答案：】 減