1、個人筆記整理，可能存在錯誤，僅供參考DDR2初識1.1 基礎SDRAM:Synchronous Dynamic Random Access Memory，同步動態隨機存儲器，同步是指內存工作需要同步時鐘，內部的命令的發送與數據的傳輸都以它為基準；動態是指存儲陣列需要不斷的刷新來保證數據不丟失；隨機是指數據不是線性依次存儲，而是自由指定地址進行數據讀寫。DDR2第二代雙倍數據率同步動態隨機存取存儲器（Double-Data-Rate Two Synchronous Dynamic Random Access Memory），雙倍速率主要體現在采用了在時鐘的上升延和下降延同時進行數據傳輸的基本方式

2、。另外，DDR2內存核心在于其擁有兩倍于標準DDR內存的4Bit預讀取能力，即一次將4Bit數據讀入到IO緩存中，在需要時內存既可快速進入處理環節，這樣減少了數據查找、等待、排隊的時間，提高效率。DDR2規格傳輸標準核心頻率總線頻率等效傳輸頻率數據傳輸率DDR2 -400PC2 3200100MHz200MHz400MHz3200MB/SDDR2 -533PC2 4300133MHz266MHz533MHz4300MB/SDDR2 -667PC2 5300166MHz333MHz667MHz5300MB/SDDR2 -800PC2 6400200MHz400MHz800MHz6400MB/SO

3、CD(Off-Chip Driver)：片外驅動電阻調整技術。DDR2通過OCD可以提高信號的完整性。通過調整上拉(pull-up)/下拉(pull-down)的電阻值使兩者電壓相等。使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性;通過控制電壓來提高信號品質。不過，OCD技術在普通的應用領域所發揮的作用并不明顯，而在服務器上使用，它的功能才能被充分發揮出來。ODT（On Die Terminator）：即內建核心的終結電阻器。它的主要作用是能夠直接提升系統的穩定性。使用DDR SDRAM的主板上面為了防止數據線終端反射信號需要大量的終結電阻。它大大增加了主板的制造成本。實際上，不同的內

4、存模組對終結電路的要求是不一樣的，終結電阻的大小決定了數據線的信號比和反射率，終結電阻小則數據線信號反射低但是信噪比也較低;終結電阻高，則數據線的信噪比高，但是信號反射也會增加。因此主板上的終結電阻并不能非常好的匹配內存模組，還會在一定程度上影響信號品質。可以根據自已的特點內建合適的終結電阻，這樣可以保證最佳的信號波形。簡單來說，ODT可以和內存顆粒的“特性”相符，從而減少內存與主板的兼容問題的出現。Posted CAS（RAS緊接著CAS）：它為了解決DDR內存中指令沖突問題，提高DDR II內存的利用效率而設計的功能。在Post CAS操作中，CAS信號(讀寫/命令)能夠被插到RAS信號后

5、面的一個時鐘周期，CAS命令可以在附加延遲(Additive Latency)后面保持有效。原來的tRCD(RAS到CAS和延遲)被AL(Additive Latency)所取代，AL可以在0，1，2，3，4中進行設置。由于CAS信號放在了RAS信號后面一個時鐘周期，因此ACT和CAS信號永遠也不會產生沖突。不過要注意的是，Posted CAS功能的優勢只有在那些讀寫命令非常頻繁的運作環境下才能體現，對于一般的應用來說，開啟Posted CAS功能反而會降低系統的整體性能。DDR2數據總線位寬X4/X8/X16：區別在于DQS(數據同步)/RDQS（讀數據同步）/UDQS（高位數據同步15:0

6、）/LDQS（地位數據同步7:0）這些數據同步信號，1.2 接口端口方向功能CK，CK#input時鐘信號，差分時鐘，所有地址和控制信號都在CK的上升沿和CK#的下降沿的交叉處被鎖存；輸出數據與CK和CK#的交叉對其（雙沿輸出）。CKEinput時鐘使能，為“高”時使能內部時鐘信號，輸入緩存。輸出驅動；為“低”時進入PRECHARGE、Power-Down、SELF-Refresh等模式。CS#input片選信號，低有效，為高時所有命令無效。ODTinputOn Die Termination，使能內部終結電阻RAS#,CAS#,WE#input行選通脈沖信號，列選通脈沖信號，寫使能信號DM(

7、UDM,LDM)input數據屏蔽信號，在寫操作過程中，當DM為高時，輸入數據將會被屏蔽；在讀操作過程中DM可以為高、低或者懸空BA0-BA2inputBANK地址選通信號，用于確定對哪一個BANK進行激活、讀寫、預充電等操作A0-A15input地址輸入信號，為ACTIVE命令提供行地址；為讀寫命令、AUTO PERCHARGE提供列地址；A10位只在precharge命令是被采樣，當A10為低時，對一個BANK進行precharge操作；當A10為高時，對所有BANK進行precharge操作。DQinput/output數據總線DQS,DQS#(UDQS,UDQS#)(LDQS,LDQS

8、#)(RDQS,RDQS#)input/output數據總線觸發信號，讀操作是DQS為輸出，與數據邊沿對齊；寫操作是DQS為輸入，與數據中心對齊。NC不連接VDDQsupplyDQ工作電壓：1.8V+/-0.1VVSSQsupplyDQ工作地VDDLsupplyDLL工作電壓：1.8V+/-0.1VVSSDLsupplyDLL工作地VDDsupply芯片供電電壓：1.8V+/-0.1VVSSsupply芯片供電地VREFsupply刷新參考電壓DDR2 SDRAM操作2.1DD2協議簡單狀態及操作指令電氣特性2.2上電和初始化過程2.2.1上電初始化過程a）上電初始化必須滿足：a1）上電保持C

9、KE低于0.2*VDDQ；ODT要處于低電平狀態（其他的管腳可以沒有定義）；電源上升沿不可以有任何翻轉，且上升沿不能大于200ms，并且要求在電壓上升沿過程中滿足VDD>VDDL>VDDQ且VDD-VDDQ<0.3V;-VDD，VDDL和VDDQ必須由同一電源芯片供電；-VTT最大只能到0.95V；-VREF時刻等于VDDQ/2。 a2）b）時鐘信號要保持穩定；c）在電源和時鐘穩點之后至少要保持200us，然后執行NOP或Deselect取消選定命令&拉高CKE；d） 等待至少400ns然后執行預充電所有簇命令，期間執行NOP或Deselect（取消選定命令）；e）執

10、行EMRS(2)命令，（EMRS(2)命令，需要將BA0、BA2拉低，BA1拉高）；f）執行EMRS(3)命令，（EMRS(2)命令，需要將BA2拉低，BA0、BA1拉高）；g）執行EMRS命令激活DLL，(需要將A0拉低，BA0拉高，BA1-2拉低，A13-15，A9-7拉低)；h）執行MRS命令實現DLL復位，（需要將A8拉高，BA0-2，A13-15拉低）；i）再次執行預充電所有簇命令；j）執行至少兩次自動刷新命令；k）將A8拉低，執行MSR命令對芯片進行初始化操作（即不對DLL進行復位下的模式寄存器設置命令）；l）從第h開始后至少200個時鐘周期后執行OCD校準命令（(Off Chip

11、 Driver impedance adjustment）；m）可以開始執行DDR2 SDRAM的常規操作；2.2.2模式寄存器和擴展模式寄存器設置為了使用更加靈活，可以通過預先設置模式寄存器和擴展模式寄存器的方法，設置DDR2 SDRAM的突發長度、突發類型、CAS延時，DLL復位和禁止、寫恢復時間長度、設置驅動電阻，ODT，附加CAS延時、OCD(片外驅動電阻調節)等。MRS和EMRS以及DLL這些命令不會影響存儲器陣列的內容，所以上電后任意時間執行初始化操作都可以。2.2.2.1模式寄存器設定 模式寄存器中的數據控制DDR2 SDRAM的操作模式，默認值沒有被定義，通過拉低CS、RAS、

12、CAS、WE和BA0-1計入模式寄存器設置模式（MRS）。在寫模式寄存器之前必須對所有簇進行預充電，并且命令保持的時間必須滿足tMRD（查表大于等于2個時鐘周期）。以下是各參數具體設置的內容：.2擴展寄存器設定EMRS(1)擴展模式寄存器（1）設置激活或禁止DLL的控制信息，輸出驅動強度，ODT（內部終結電阻）值和附加延時等。擴展寄存器（1）的默認值也沒有被定義，通過拉低CS、RAS、CAS、WE、BA1和拉高BA0進入設置。DLL（延遲鎖相環）激活與禁止優勢在于可以做到很高精度，可以排除溫度、電壓變化帶來的影響，使得skew 可以作得很小，而且可以調整時鐘占空比。對通常的操作，DLL必須被激

13、活。在上電初始化過程中，必須激活DLL,在開始正常操作時，要先關閉DLL。在進入自我刷新操作時，DLL會被自動禁止，當結束自我刷新時，DLL會被自動激活。一旦DLL被激活（隨之將復位），為了使外部時鐘和內部始終達到同步，在發布讀命令之前必須至少要過200個時鐘周期。沒有等待同步可能會導致tAC或tDQSCK參數錯誤。EMRS(2)擴展模式寄存器(2)控制著刷新和相關的特性。擴展模式寄存器(2)的默認值沒有被定義,因此在上電后，必須按規定的時序對EMRS(2)進行設定。通過拉低CS,RAS,CAS,WE,置高BA1拉低BA0來發布EMRS（2）的設定命令。2.2.3片外驅動電阻（OCD）調整DD

14、R2 SDRAM支持驅動校準特性，調整的流程如下圖所示。每執行一次校準命令，都要在之后緊跟著“OCD校準模式結束”命令，之后才可以發布其它的命令。在進行OCD電阻調整之前必須要設置MRS.并且根據系統的環境，要小心控制ODT (終結電阻)。2.2.4片內終結電阻（ODT）的激活或禁止終結電阻（ODT）是DDR2 SDRAM的一個特點，目的是為了提高存儲通道信號完整性，允許獨立的打開或者關閉DQ、DQS、RDQS、DM等數據總線傳輸信號的片內終結電阻。ODT管腳與EMR控制開關打開不同的組合產生相應的阻值。圖中每個電阻300歐姆，標準要求ODT電阻提供50/75/150歐姆的電阻。2.3簇激活命

15、令在時鐘上升沿時保持CAS#、WE#為高，CS#、RAS#為低即可發布簇激活命令，其中BA0和BA1為要激活的簇地址，行地址A0-A13決定要激活該簇的那些行。BANK被激活后才能正常的進行讀寫操作。2.4讀寫操作Bank激活后，讀寫周期就可以開始執行了。突發讀寫DDR2允許執行突發讀寫操作，突發長度有MRS寄存器的值決定。讀中斷DDR2允許突發長度為8的模式下的讀操作被另一個讀操作中斷，其他任何命令不能中斷突發讀操作。寫掩碼操作      DQM就是掩碼控制位，在sdram中每個DQM控制8bit Data。在讀操作的時候沒什么大的影響，比如讀32位的sdram

16、 module，但只要其中低8bit的數據，沒有關系，只要讀出32bit數據，再在軟件里將高24位bit和0“與”就可以了，有沒有DQM關系不大。但在執行寫操作時。如果沒有DQM就麻煩了，可能在軟件上是寫一個8bit數據，但實際上32根數據線是物理上連接到SDRAM的，只要WR信號一出現，這32位就會寫sdram中去，高24bit數據就會被覆蓋。通過使用DQM就可以將其對應的8bit屏蔽，不會因為寫操作而覆蓋數據了。2.5預充電操作預充電命令用于對某一個BANK進行預充電，或者關閉某一個激活的BANK準備對另外一個BANK進行讀寫操作。2.6自動預充電當對一個已經激活的BNAK的新的一行進行讀

17、寫時，必須執行預充電或者自動預充電命令，預充電和自動預充電的區別在于，發布讀寫命令的時候A10的狀態，如果A10為低則執行常用的讀寫操作，如果A10為高則執行帶有自動預充電的讀寫操作2.7自動刷新（Auto -rf）與自刷新（self-rf）命令 自動刷新就是每隔固定的時間對DDR2的進行一次刷新，周而復始的循環刷新。在執行刷新前所有的BANK都要被預充電且至少保持tRP處于空閑。當開始執行刷新命令后，芯片內部的地址計數器提供地址，不需要外部提供地址。自刷新是當系統其他部分斷電后，自刷新命令用來維持數據，在自刷新模式中，DDR2無需外部時鐘就可以維持數據2.8下電 CKE為低時，DDR2進入下

18、電模式。當執行模式寄存器或者擴展模式寄存器，以及讀寫操作時CKE不能為低，其他操作，如行激活、預充電、自動預充電、刷新時，CKE可以為低。DDR2 控制器3.1控制器原理概述如下圖，DDR2控制器與DDR-PHY使用同步時鐘，其中同步時鐘最好產生于PLL；DDR PHY Interface (DFI)即DDR2內存與控制器的物理層接口；控制器設計包括圖像左側的用戶接口以及總線仲裁器，右側為產生符合DDR2時序的core logic。 3.2系統同步我們可以看到DDR2控制器與DDR2內存組成的系統是一個同步設計，綜合時需要針對CK,CKE與CMD信號、ADD信號、DATA信號進行同步約束；另外，在高速頻率工作的情況下，信號從控制器到達DDR2的延時可能需要一整個時鐘周期或者更多。所以在控制器設計與系統實現上面臨也很大挑戰，下面介紹一種延時門時鐘電路設計和系統布局設計。如下圖延時門時候電路是在調節讀操作時的DQS（數據同步）信號，將pad_gate_open_out與pad_gate_open_in在控制器外部相連形成ddr_gate_open_delayed信號，將ddr_gat