1、PinSide BSide A1-12VTRST#2TCK+12V3GroundTMS4TDOTDI5+5V+5V6+5VINTA#7INTB#INTC#568INTD#+5V9PRSNT1#Reserved10Reserved+5V(I/O)11PRSNT2#Reserved12GroundGround13GroundGround14Reserved3.3Vaux15GroundRST#16CLK+5V(I/O)17GroundGNT#18REQ#Ground19+5V(I/O)PME#20AD31AD3021AD29+3.3V22GroundAD2823AD27AD2624AD25Grou

2、nd25+3.3VAD2426C/BE3#IDSEL27AD23+3.3V28GroundAD2229AD21AD2030AD19Ground31+3.3VAD1832AD17AD1633C/BE2#+3.3V34GroundFRAME#35IRDY#Ground36+3.3VTRDY#37DEVSEL#Ground38GroundSTOP#39LOCK#+3.3V40PERR#Reserved*41+3.3VReserved*42SERR#Ground43+3.3VPAR44C/BE1#AD1545AD14+3.3V46GroundAD1347AD12AD1148AD10Ground49Gr

3、oundAD0952AD08C/BE0#53AD07+3.3V54+3.3VAD0655AD05AD0456AD03Ground57GroundAD0258AD01AD0059+5V(I/O)+5V(I/O)60ACK64#REQ64#61+5V+5V62+5V+5VM 模式，直接為 Motorola 公司的 MPC850 和 MPC860 準備的非復用接口；C 模式，地址，數據線不復用；J 模式，地址數據線復用由于 M 模式使用范圍比較小， J 模式使用起來控制比較復雜，一般使用C 模式。所有模式AD31:0 （Address and Data）地址和時鐘復用，首先是一個地址段，后面跟著一個

4、或多個數據段，支持突發模式的讀寫；C/BE3:0#（ Bus Command and Byte Enables）總線命令和數據使能復用管腳， 在 AD 為地址線的時候作為總線命令，在 AD 為數據線的時候作為數據使能；DEVSEL# （Device Select）有效的時候表示當前設備被選中，作為輸入端口；FRAME# （ Cyclone Frame）由主設備驅動，用來表示當前設備已經開始接入，總線開始傳輸數據。有效：傳輸數據。無效：完成最后一個數據的傳輸；GNT# （Grant）用來表示當前接入的設備已經被接受；IDSL （Initialization Device Select ）在配置寄

5、存器讀寫的時候用做片選信號；INTA# （ Interrupt A ）PCI 中斷請求；IRDY# （ Initiator Ready ）說明當前數據有效，可以并要完成傳輸； LOCK# （ Lock ）提示有自動操作，需要消耗若干個時鐘來完成操作；PAR（Parity）作為 AD 和 C/BE 兩部分總線的基偶校驗，在傳輸地址的時候PAR 要在地址傳輸完畢后一個時鐘周期保持穩定。對于數據段，PAR 要在 IRDY# 或者TRDY# 有效以后一個時鐘周期保持穩定。一旦 PAR 數據有效，將保持有效到當前數據或地址段傳輸結束；PCLK（ Clock）系統時鐘， 9054 工作在 33MHz ；P

6、ERR#（ Parity Error）用來報告奇偶校驗錯誤，不包括特殊周期；PME#（Power Management Event）喚醒中斷；REQ#（ Request）請求信號，通知總線判決器，當前設備必須使用總線；RST#（Reset）系統復位；SERR#（ System Error）用來報告特殊周期的奇偶校驗錯誤和其他系統錯誤；STOP#（ Stop）要求主系統，停止當前設備的數據傳輸；TRAY# （ Target Ready）目標設備準備完畢，可以傳輸當前數據；BIGEND# （Big Endian Select）CCS#（ Configuration Register Select）

7、低有效的片選信號；EECS（ Serial EEPROM Chip Select）選擇串行 EEPROM；EEDI/DDEO（Serial EEPROM Data In/ Serial EEPROM Data Out）控制串行 EEPROM讀寫數據；EESK（ Serial Data Clock）EEPROM 讀寫時鐘；ENUM# （Enumeration）突發輸出，用來表示一個使用PCI9054 芯片的適配器剛剛從一個 CPI 總線通道里面加入或者移出；LCLK （ Local Processor Clock）本地時鐘輸入；LEDon/LEDin LED控制；LFRAME# （PCI Buf

8、fered FRAME# Signal ）指示 PCI 總線的狀態；LINT# （Local Interrupt ）本地總線中斷。輸入到9054，低有效，觸發一個PCI 中斷。作為輸出，等待到一個觸發發生；LRESETo#（Local Bus Reset Out）當 PCI9054 芯片被復位以后，該管腳可以用來驅動其他芯片的 RESET#信號；MDREQ#/MDPAF/EOT#MODE1:0 （ Bus Mode）11： M 模式； 10：J 模式； 01：保留； 00：C 模式；TEST（ Test Pin）芯片檢測管腳，高為檢測，低為工作，平時置低；USERi/BACK0#/LLOCKi

9、#復用管腳USERo/DREQ0#/LLOCKo#復用管腳VDD電源VSS地C 模式：ADS#（ Address Strobe）說明地址有效，總線有新設備接入；BLAST# （Burst Last）該信號由本地總線控制，表示最后一個字符的傳輸；BREQi （ Bus Request In）本地總線控制，數據從本地總線輸入；BREQo（ Bus Request Out） PCI 總線控制，數據從PCI 總線輸出；BTERM# （Burst Terminate）作為輸入，表示當前突發操作結束，開始下一個突發地址的讀寫，和 PCI9054 內部的可編程等待狀態生成器一起使用。作為輸出，和 READY# 一起使用，中斷當前突發操作，開始下一個突發操作地址周期；DP3:0 （ Data Parity）奇偶校驗數據；LA31:2 （Address Bus）地址總線；LBE3:0# （ Byte Enable）控制數據有效，不同的模式有不同的控制方法； LD31:0 （Data Bus）數據總線；LHOLD （Hold Request）發送要求使用本地總線，本地總線決定分配給當前裝置以后，判決器發送 LHOLDA 信號反饋；LHOLDA （ Hold Request）反饋信號；LSERR#（System Error Interrupt Output）系統錯誤