1、數字系統EDA技術實驗指導書EDA課程組序 言EDA技術及應用實驗指導書是與理論課程EDA技術及應用配套開出的，是電子信息類專業的一門專業實驗課程，對電子信息類專業的學生具有非常重要的作用。本實驗課與理論課同時進行，同學們在做本實驗之前必須具備以下的基礎知識：1、數字電路的基礎知識；2、電子計算機常用操作系統的使用方法；3、一定的英語基礎；4、必須有一定的理論知識做基礎，與理論課同時進行。PLD（可編程邏輯器件）是與ISP（在系統可編程）技術和EDA（電子設計自動化）工具緊密結合、同時進行的。它代表了數字系統設計領域的最高水平，給數字電路的設計帶來了革命性的變化。從70 年代第一片可編程邏輯器

2、件PROM的誕生到現在的CPLD/FPGA，數字系統的設計發生了本質的變化。從傳統的對電路板的設計到現在的基于芯片的設計，使得數字系統設計的效率大大提高，產品更新速度大大加快，設計周期大大變短。本實驗不同于其它實驗，他的實驗手段和實驗方法都有了重大的變化，主要體現在以下幾個方面：1、實驗方法不同本實驗是在PC、實驗箱和相關軟件搭配成的專用實驗平臺上，用原理圖或文本進行輸入，按以下流程反復對設計源文件進行修改，直到其設計滿足要求為止。修改修改修改編寫源文件編譯仿真下載修改系統測試2、本實驗課的目的學生學習完本實驗課后，應達到如下的要求：1）能熟練使用本實驗的配套EDA軟件Mux+plus；2）掌

3、握PLD 芯片的基本使用方法，能用現代數字系統的設計方法進行基本的數字系統設計；3）掌握圖形編輯和VHDL文本編輯兩種設計方法，重點是VHDL文本編輯；4）具備基本的開發能力，為后續學習打下堅實的基礎。實驗規則為了維護正常的實驗教學次序，提高實驗課的教學質量，順利的完成各項實驗任務，確保人身、設備安全，特制定如下實驗規則：一、實驗前必須充分預習，完成指定的預習內容，并寫出預習報告，預習要求如下：1、認真閱讀本實驗指導書，分析掌握本次實驗的基本原理；2、完成各實驗預習要求中指定的內容；3、熟悉實驗任務。二、實驗時，認真、仔細的寫出源程序，進行調試，有問題向指導老師舉手提問；調試成功準備下載時，必

4、須請示指導老師，得到允許方可下載。三、實驗時注意觀察，如發現有異常現象（電腦故障或實驗箱故障），必須及時報告指導老師，嚴禁私自亂動。四、實驗過程中應仔細觀察實驗現象，認真記錄實驗數據、波形、邏輯關系及其它現象，記錄的原始結果必須經指導教師審閱簽字后，方可離開。五、自覺保持實驗室的肅靜、整潔；實驗結束后，必須清理實驗桌，將實驗設備、工具、導線按規定放好，并填寫儀器設備使用記錄。六、凡有下列情況之一者，不準做實驗：1、沒有寫預習報告者；2、實驗開始后遲到10 分鐘以上者；3、實驗中不遵守實驗室有關規定，不愛護儀器，表現不好而又不服從管理教育者；七、實驗后，必須認真作好實驗報告，下次實驗時交實驗指導

5、老師批閱。沒交實驗報告者，在規定時間里必須交給實驗指導老師，否則視為缺做一次實驗。八、一次未做實驗，本實驗課成績視為不及格，原則上與下一屆學生進行重修。以上實驗規則，請同學們自覺遵守，并互相監督。注意：請參加實驗的同學每次實驗后將自己的源程序拷貝備用。數字系統實驗室儀器設備操作規程1、 指導教師或實驗工作人員應密切注視實驗人員的操作行為，如發現不按操作規程辦事，或隨意亂動室內的儀器設備，應予以制止；2、 進行本實驗的學生，應具備一定的電腦知識，基本熟悉windows操作系統的應用；3、 實驗前，學生應在實驗教師的指導下，學習實驗軟件max+plus軟件的基本使用方法，了解數字邏輯實驗箱的使用方

6、法，并在實驗中逐步熟悉；4、 本實驗室的儀器設備較貴重，嚴禁隨意亂動；嚴禁在電腦上私設密碼；實驗時，必須按實驗程序進行；5、 實驗中，對于學生使用的各種儀器、儀表及實驗連線，必須經實驗指導教師審查確認后，方可接通電源；通電后，應隨時觀察是否正常工作，如發現異常情況，應立即切斷電源，并報告指導教師，在故障未排除之前，嚴禁強行通電，否則后果自負；6、 學生在指定桌上實驗，除本桌儀器外，不得擅自取用其它儀器設備；如確需要取用，須經指導教師同意；7、 實驗過程中，如發現損壞儀器設備、儀表工具，或軟件不能正常使用等情況，應立即報告指導教師或實驗工作人員；8、 實驗完畢后，實驗人員應清點好實驗所用的一切儀

7、器設備，并經實驗指導教師同意后方可離開；9、違規操作損壞的設備，除照價賠償外，并給予相應的紀律處分。實驗一 八位全加器的設計一、 預習內容1. 結合教材中的介紹熟悉MAX+PLUS軟件的使用及設計流程；2. 八位全加器設計原理。二、實驗目的3. 圖形設計方法二、實驗目的1. 掌握圖形設計方法；2. 熟悉MAX+PLUS軟件的使用及設計流程；3. 掌握全加器原理，能進行多位加法器的設計。三、實驗器材三、 實驗器材PC機一臺、EDA教學實驗系統一臺、下載電纜一根（已接好）、導線若干四、實驗要求 1、用VHDL設計一個四位并行全加器； 2、用圖形方式構成一個八位全加器的頂層文件； 3、完成八位全加器

8、的時序仿真。五、實驗原理與內容1、原理：加法器是數字系統中的基本邏輯器件。例如：為了節省資源，減法器和硬件乘法器都可由加法器來構成。但寬位加法器的設計是很耗費資源的，因此在實際的設計和相關系統的開發中需要注意資源的利用率和進位速度等兩方面的問題。多位加法器的構成有兩種方式：并行進位和串行進位方式。并行進位加法器設有并行進位產生邏輯，運算速度快；串行進位方式是將全加器級聯構成多位加法器。通常，并行加法器比串行級聯加法器占用更多的資源，并且隨著位數的增加，相同位數的并行加法器比串行加法器的資源占用差距也會越來越大。實驗表明，4 位二進制并行加法器和串行級聯加法器占用幾乎相同的資源。這樣，多位數加法

9、器由4 位二進制并行加法器級聯構成是較好的折中選擇。因此本實驗中的8 位加法器采用兩個4位二進制并行加法器級聯而成。2、實現框圖： 1）四位加法器 四位加法器可以采用四個一位全加器級連成串行進位加法器，實現框圖如下圖所示，其中CSA為一位全加器。顯然，對于這種方式，因高位運算必須要等低位進位來到后才能進行，因此它的延遲非常可觀，高速運算肯定無法勝任。通過對串行進位加法器研究可得：運算的延遲是由于進位的延遲。因此，減小進位的延遲對提高運算速度非常有效。下圖是減少了進位延遲的一種實現方法。可見，將迭代關系去掉，則各位彼此獨立，進位傳播不復存在。因此，總的延遲是兩級門的延遲，其高速也就自不待言。2）

10、八位加法器用兩個并行四位加法器實現一個八位加法器的框圖如下：六、實驗步驟1、 用VHDL語言或圖形輸入法設計一個并行四位全加器；2、 利用步驟一得到的四位全加器使用圖形輸入法實現一個8位全加器；3、 對最后的頂層文件進行編譯、仿真；4、 如果時間有余可以直接設計一個八位的串行全加器，比較上述兩種方法 綜合后的不同（主要從消耗資源和運算速度考慮）。七、實驗報告1、寫出實驗源程序，并附上綜合結果和仿真波形；2、分析實驗結果；3、 心得體會本次實驗中你的感受；你從實驗中獲得了哪些收益；本次實驗你的成功之處；本次實驗中還有待改進的地方；下次實驗應該從哪些地方進行改進；怎樣提高自己的實驗效率和實驗水平等

11、等。4、完成實驗思考題。八、問題及思考試設計一由8 位二進制加法器為基本元件構成的8位減法器。提示：根據二進制數相減等于補碼相加的原理，將減數的每一位取反，同時將加法器的借位輸入置為高電平（這種方法占用資源最少）。注意：這種結構的減法器，其溢出或借位的輸出電平為0。實驗二 用七段LED顯示8421BCD碼的VHDL設計一、預習內容1、 結合附錄一了解EDA實驗箱的原理；2、 七段LED顯示原理；3、 怎樣用VHDL實現8421BCD碼在七段LED數碼管上顯示。二、實驗目的實驗目的1. 了解VHDL進行EDA設計的基本步驟；2. 學會用MAX+PLUS進行時序仿真；3. 了解EDA實驗箱的基本功

12、能；三、實驗器材驗器材PC機一臺、EDA教學實驗系統一臺、下載電纜一根（已接好）、導線若干四、實驗要求1. 用VHDL設計具有清除端、使能端，計數范圍為0-999的計數器設計。輸出為8421BCD碼；2. 用VHDL設計七段LED譯碼顯示電路；3. MAX+PLUS進行時序仿真；4. 下載該程序驗證程序是否正確；5. 請事先準備一個軟盤或優盤，本實驗程序需要保存，后面實驗需要用到。五、實驗原理與內容1、 8421BCD編碼 在數字系統中常用四位二進制代碼來表示一位十進制數字0、1、2、9，稱之為二十進制代碼，即BCD碼。將十進制數編成BCD碼的電路，稱為稱二十進制（BCD）編碼器。二-十進制編

13、碼的方案很多，若BCD編碼器采用8421編碼方案，稱為8421BCD編碼器。2、 七段譯碼器下圖為譯碼器邏輯圖，請按圖進行連線。其中A，B，C，D 接撥號開關，a，b，c，d，e，f，g 接數碼顯示接口，管腳映射均為I/O 口，映射后，通過撥號開關改變輸入二進制碼，則輸出數碼管上顯示相應的數值。3、 譯碼器真值表數值輸入輸出ABCDabCdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011A10101

14、110111B10110011111C11001001110D11010111101E11101001111F11111000111六、實驗步驟1、寫出七段譯碼器和具有清除端、使能端，計數范圍為0-999的計數器的VHDL源程序，編譯通過；2、進行波形仿真；3、選定器件、映射管腳、編譯、下載。七、實驗報告1、寫出實驗源程序，畫出仿真波形；2、總結實驗步驟和實驗結果；3、心得體會本次實驗中你的感受；你從實驗中獲得了哪些收益；本次實驗你的成功之處；本次實驗中還有待改進的地方；下次實驗應該從哪些地方進行改進；怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考如果要求譯出09和，程

15、序該如何修改呢？實驗三 掃描顯示電路設計一、預習內容 1、什么是掃描顯示； 2、怎樣實現數碼顯示； 3、寫出原理草圖，寫出源程序。二、 實驗目的實驗目的1、進一步熟悉用VHDL進行EDA設計方法；2、本實驗與實驗二的不同之處在八個數碼管都要穩定地顯示；3、進一步了解EDA實驗箱的基本功能；三、 實驗器材實驗器材PC機一臺、EDA教學實驗系統一臺、下載電纜一根（已接好）、導線若干四、 實驗要求五、1、用VHDL設計一個掃描顯示電路，使得八個數碼管能同時顯示（要求顯示的值為自己的學號+100，如學號為1，則數碼管顯示101，多出的數碼管全顯示0），然后編譯、仿真；2、下載該程序，驗證程序是否正確。

16、3、請事先準備一個軟盤或優盤，本實驗程序需要保存，后面實驗需要用到。五、實驗原理與內容數碼顯示板上一共有8 個數碼管，如果按照傳統的數碼管驅動方式（靜態掃描方式），則需要8 個七段譯碼器進行驅動，這樣既浪費資源，有時電路工作也不可靠。所以現在最常見的數碼管驅動電路已經不用上述的靜態掃描方式了，而是采用動態掃描顯示的方式，這種方式只需一個譯碼器就可以實現電路正常、可靠的工作，這樣大大節省資源。動態數碼掃描顯示方式是利用了人眼的視覺暫留效應，把八個數碼管按一定順序（從左至右或從右至左）進行點亮，當點亮的頻率（即掃描頻率）不大時，我們看到的是數碼管一個個的點亮，然而，當點亮頻率足夠大時，我們看到的不

17、再是一個一個的點亮，而是全部同時顯示（點亮），與傳統方式得到的視覺效果完全一樣。因此我們只要給數碼管這樣一個掃描頻率，那么就可以實現兩個以上的數碼管同時點亮。而這個頻率我們可以通過一個計數器來產生，只要計數頻率足夠大，就可以實現我們的要求。事實上，因為數碼管點亮不是瞬間就可以的，它也需要一定的時間，該時間與數碼管的選擇有關系。為了折中這一對矛盾，實驗中一般可將計數頻率選擇在100Hz左右肯定可以滿足上述兩個要求。動態數碼掃描顯示的硬件電路設計要求是：對共陰數碼管，將其公共端陰極接三八譯碼器的輸出，三八譯碼器的輸入為位選信號輸入；將8 個（或更多）的數碼管的相同段接在一起，然后引出。原理圖如下：

18、六、實驗步驟六、實驗步驟1、調出實驗二的源程序，檢查是否正確；2、修改實驗二程序實現0999的8421BCD碼，并將結果通過數碼管顯示；3、編譯、仿真程序；4、下載程序判斷是否正確。七、實驗報告1、寫出實驗源程序，畫出仿真波形；2、總結實驗步驟和實驗結果；3、心得體會本次實驗中你的感受；你從實驗中獲得了哪些收益；本次實驗你的成功之處；本次實驗中還有待改進的地方；下次實驗應該從哪些地方進行改進；怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考掃描在視頻顯示中的應用。實驗四 數字頻率計的設計及實現一、預習內容1、什么是數字頻率計；2、數字頻率計實現原理；3、寫出原理草圖和源程

19、序。二、實驗目的二、實驗目的1、學會數字頻率計的設計方法；2、掌握自頂向下的設計方法，體會其優越性。三、實驗器材三、實驗器材PC機一臺、EDA教學實驗系統一臺、下載電纜一根（已接好）、導線若干四、實驗要求1、用VHDL完成8位數字頻率計的設計, 該頻率計要求頻率測量范圍：1 Hz 20 MHz；測量誤差0.1%；具有清零復位功能；頻率測量結果用八位數碼管穩定顯示；2、用實驗系統箱實現該頻率計，并用數碼管顯示所測的頻率值。五、實驗原理與內容1、測頻原理若某一信號在T秒時間里重復變化了N 次，則根據頻率的定義可知該信號的頻率fs 為：fs=N/T 通常測量時間T取1秒或它的十進制時間。頻率計方框圖

20、如下：1）時基T 產生電路：提供準確的計數時間T。晶振產生一個振蕩頻率穩定的脈沖，通過分頻整形、門控雙穩后，產生所需寬度的基準時間T的脈沖，又稱閘門時間脈沖。注意：分頻器一般采用計數器完成，計數器的模即為分頻比。2）計數脈沖形成電路：將被測信號變換為可計數的窄脈沖，其輸出受閘門脈沖的控制。3）計數顯示電路：對被測信號進行計數，顯示被測信號的頻率。計數器一般采用多位10 進制計數器；控制邏輯電路控制計數的工作程序：準備、計數、顯示、復位和準備下一次測量。2、具體實現：1) 測頻控制邏輯電路（以1 秒為例）2） 產生一個1秒脈寬的周期信號；3） 對計數器的每一位計數使能進行控制；4） 完成下一次測

21、量前的計數器復位；以下是一種可能的時序關系：5） 10 進制計數器要求具有計數使能端CNTEN、復位端CLR、進位輸出端CO。3、元件例化圖（方框圖）：注意：用8個十進制計數器實現1MHz 計數。六、實驗步驟六、實驗步驟1、畫出實驗原理方框圖；2、設計各個元件；3、進行元件例化；4、下載程序，查看數碼管顯示的頻率是否和待測的頻率相同。七、實驗報告1、寫出實驗源程序，畫出仿真波形；2、總結實驗步驟和實驗結果；3、心得體會本次實驗中你的感受；你從實驗中獲得了哪些收益；本次實驗你的成功之處；本次實驗中還有待改進的地方；下次實驗應該從哪些地方進行改進；怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思

22、考題。八、問題及思考1、怎樣實現測頻范圍的擴大；2、怎樣提高測量的精確度。選作實驗 序列發生器和檢測器的設計一、預習內容1、預習序列發生器和檢測器的基本工作原理；2、畫出實驗原理草圖；3、寫出實驗的基本步驟和源程序。二、實驗目的1、掌握序列發生器和檢測器的工作原理；2、學會用狀態機進行數字系統設計。三、實驗器材PC機一臺、EDA教學實驗系統一臺、下載電纜一根（已接好）、導線若干四、 實驗要求1、 連續完成一個“10001110”序列和九個非“10001110”序列的發生；2、 檢測“10001110”序列，當檢測到該序列后點亮EDA實驗箱的LED燈；3、 注意為了點亮LED燈，時鐘頻率不要選擇

23、太高，可以選擇幾十赫茲的頻率。五、實驗原理和實驗內容1、 序列發生器原理在數字信號的傳輸和數字系統的測試中，有時需要用到一組特定的串行數字信號，產生序列信號的電路稱為序列信號發生器。本實驗要求產生一串序列“10001110”。該電路可由計數器與數據選擇器構成，其結構圖如下，其中的鎖存輸出的功能是為了消除序列產生時可能出現的毛刺現象：Clock計數器序列產生（數據選擇器）鎖存輸出2、序列檢測器的基本工作過程：序列檢測器用于檢測一組或多組由二進制碼組成的脈沖序列信號，在數字通信中有著廣泛的應用。當序列檢測器連續收到一組串行二進制碼后，如果這組碼與檢測器中預先設置的碼相同，則輸出1，否則輸出0。由于

24、這種檢測的關鍵在于正確碼的收到必須是連續的，這就要求檢測器必須記住前一次的正確碼及正確序列，直到在連續的檢測中所收到的每一位碼都與預置的對應碼相同。在檢測過程中，任何一位不相等都將回到初始狀態重新開始檢測。方框圖如下：3、狀態機的基本設計思想：在狀態連續變化的數字系統設計中，采用狀態機的設計思想有利于提高設計效率，增加程序的可讀性，減少錯誤的發生幾率。同時，狀態機的設計方法也是數字系統中一種最常用的設計方法。一般來說，標準狀態機可以分為摩爾（Moore）機和米立（Mealy）機兩種。在摩爾機中，其輸出僅僅是當前狀態值的函數，并且僅在時鐘上升沿到來時才發生變化。米立機的輸出則是當前狀態值、當前輸

25、出值和當前輸入值的函數。本實驗要從一串二進制碼中檢測出一個已預置的8位二進制碼10001110，每增加一位二進制碼相當于增加一個狀態，再加上一個初始態，用9個狀態可以實現。其過程如下：注意：此圖作為參考，檢測不同的二進制碼其過程不同！4、實驗內容：按照實驗要求寫出序列發生器和檢測器的源程序，編譯后進行仿真，看結果是否正確。六、實驗步驟1、按照實驗要求編寫“10001110”序列發生器的程序；2、充分理解狀態機的工作原理，畫出狀態轉換圖；3、寫出源程序，按順序進行處理；4、編譯、仿真、下載程序，檢查結果是否正確。七、實驗報告1、寫出實驗源程序，畫出仿真波形；2、總結實驗步驟和實驗結果；3、心得體

26、會本次實驗中你的感受；你從實驗中獲得了哪些收益；本次實驗你的成功之處；本次實驗中還有待改進的地方；下次實驗應該從哪些地方進行改進；怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考如果改變待檢測的二進制碼（如1011001），狀態轉換圖應如何變化。附錄一、EDA實驗箱介紹一、 概述本系統主要有CPLD/FPGA主芯片（或稱適配器）和外圍豐富的輸入輸出外設構成。CPLD/FPGA主芯片的所有用戶可用I/O口均沒有同任一外設固定接死，而是僅僅以插口的形式存在，這為用戶用此開發系統設計復雜多樣的實驗提供了很大的靈活性。所以外設的接口邏輯很友好，外設的驅動已在系統內部為用戶設計好，

27、用戶可以對所有外設接口用簡單的TTL邏輯電平進行操作。 實驗箱二、 接口邏輯定義1) CPLD/FPGA主芯片（適配器）環繞適配器的三排圓插孔是將芯片所有的可用端口直接引出，插孔旁的數字符號就是芯片所有被外連的管腳號（即Pin Number）。用戶可依據適配器劃分后的結果，直接用連線將對應管腳號的插孔同所選外設的接口插孔相連。 Altera 公司的EPM7128適配器說明引出接線端口標號位置對應EPM7128S的引腳號電特性備注Pin 12Pin31適配器左側Pin 12Pin3120個I/O可編程輸入/輸出Pin 33Pin52適配器下側Pin 33Pin5220個I/O可編程輸入/輸出Pi

28、n 54Pin74適配器右側Pin 54Pin7421個I/O可編程輸入/輸出Pin 4 Pin11適配器上側Pin 4 Pin118個I/O可編程輸入/輸出CLK1適配器左上方83CLK1全局時鐘輸入Clk22CLk2全局時鐘輸入CLRn1Reset全局清零輸入OE1n84OE全局使能輸入注： Altera公司的FLEX10K10適配器與上述相似其中 CLRn=3, OE=83, CLK1=43, CLK0=12) 時鐘源 六路單獨時鐘，按頻率范圍高低排列為： CLK0 > CLK1 > CLK2 = CLK4 > CLK3 = CLK5其中CLK0，CLK1直接對4M晶振

29、進行分頻；CLK2、CLK3、CLK4、CLK5經過兩級分頻，第一級為JPCK跳線排，第二級在相應的同標號的跳線排上。具體分頻情況可見下表所示：輸出信號名稱調節對象頻率可調范圍JPCK跳線排JPCK0F=4M1F=4M/242F=4M/253F=4M/264F=4M/275F=4M/28CLK跳線排0CLK0F=4M4M/281CLK1F=4M/284M/2142CLK2F=JPCKJPCK/283CLK3F=JPCKJPCK/284CLK4F=JPCK/28JPCK/2145CLK5F=JPCK/28JPCK/2143) 普通輸入輸出器件接口（主要為開關、LED燈）A、 邏輯高、低電平的提供

30、位于實驗箱主板中間偏下的“Low”、“High”提供“0”、“1”邏輯電平。B、 開關 位于實驗箱主板中間偏下位置，它設有邏輯開關（不按為“1”，按下為“0”）和撥號開關（撥上為“1”、撥下為“0”）。C、 LED燈位于主電路板中間偏上位置有呈交通燈形式的12個LED燈RED14、GRN14、YEL14，輸入高電平亮。4) 掃描類接口外設為了節省I/O口，包括8位七段數碼管、鍵盤、16×16LED點陣在內的外設均采用動態掃描驅動技術（外設位于實驗箱主板右側）。A、 8位七段數碼管 共陰級數碼管，字形輸入端為a,b,c,d,e,f,g,Dp。它們對應標準數碼管的七個段位和一個小數點，高

31、電平有效。SEL2,SEL1,SEL0譯碼后確定哪一位數碼管被點亮；同時顯示只需要產生SEL20信號的時鐘足夠快(>100Hz)。C、 16×16 LED點陣· L0L15對應點陣的行輸入，高電平有效。· SEL3，SEL2，SEL1，SEL0譯碼后為點陣列選通，決定哪一列被點亮，同時顯示，只要產生此循環地址信號的時鐘足夠快（>100Hz）。三、 硬件安裝及使用說明本實驗開發系統在出廠時均已按照要求配備好了相關的主芯片適配器、編程電纜、連接導線及相關軟件。本實驗中使用的實驗箱已自帶開關電源，用戶只需要接入220V電源即可。本實驗裝置無需用戶添加其它設備，僅需與計算機連接便可進行所有實驗。硬件安裝及使用中需注意的幾個步驟如下：1、 打開實驗箱，檢查并核實設備是否完好及附近是否齊全