1、基于fpga的簡易數字存儲示波器設計時間： 來源：電子科技 作者：* 淮海工學院0 引言 高速數字化采集技術和fpga技術的發展已經對傳統測試儀器產生了深刻的影響。數字存儲示波器(ds0)是模擬示波器技術、數字化測量技術、計算機技術的綜合產物，他主要以微處理器、數字存儲器、ad轉換器和da轉換器為核心，輸入信號首先經ad轉換器轉換成數字信號，然后存儲在ram中，需要時再將ram中的內容讀出，經da轉換器恢復為模擬信號顯示在示波器上，或者通過接口與計算機相連對存儲的信號作進一步處理，這樣可大大改進顯示特性，增強功能，便于控制和智能化。這種dso中看到的波形是由采集到的數據經過重構后得到的波形，而

2、不是加到輸入端上信號的波形。本文采用基于fpga的方式進行數據采集、數據處理等功能的設計。這種設計方案在高速數據采集上具有很多優點，如體積小、功耗低、時鐘頻率高、內部延時小、全部控制邏輯由硬件完成等，另外編程配置靈活、開發周期短、利用硬件描述語言來編程，可實現程序的并行執行，這將會大大提高系統的性能，有利于在系統設計和現場運行后對系統進行修改、調試、升級等。1 系統實現方案 根據設計指標要求，基于fpga的系統結構如圖1所示，主要由模數轉換、數模轉換、fpga數據處理、數據存儲四部分組成。由垂直分辨率大于或等于32點div可知ad、da轉換器至少8位，系統選用ad976(16位ad轉換器)和a

3、d669(16位da轉換器)，由于受plc i0口數量的影響，ad976和da669使用其中13位，ram選hm6264(64k)，時鐘采用125khz，plc選用epfl0k10lc84一3。模擬信號通過ad轉換器將信號輸入給fpga，fpga根據相關指令進行數據存儲至ram或將數據從ram讀出送給da轉換器轉換成模擬信號輸出。 2 系統主要電路 系統中fpga數據處理模塊將ad輸入、ram數據存儲和da輸出連接在一起，實現信號的傳遞、存儲等控制。輸入電路中ad轉換芯片選用ad公司的ad976，它是16位高速，高精度ad轉換器，最大采集率為100ksps，輸入信號范圍為一10+10v，rc為

4、讀數轉換控制端，cs為片選端，電路連接如圖2所示。 數據存儲器hm6264是64k的靜態sram，8位i0公共輸入出線，13位地址線，三態輸出。地址有效條件是csl=0，cs2=lnwe=0，oe=1執行寫操作；we=1，oe=o執行讀操作。電路連接如圖3所示。 輸出電路中da轉換芯片ad669也是ad公司推出的16位高速，高精度da轉換器，具有高性價比，電路連接如圖4所示。 3 fpga程序設計 此部分實現的主要的功能是將ad轉換后的數據經fpga控制寫入ram及將數據從ram讀出經fpga輸出給da轉換器，頂層原理圖如圖5所示。外圍主要接口端功能為：a153為數據輸入端，clk4m為時鐘信

5、號端，tongin為觸發端口，cs、rc、we、oe為片選、轉換、讀寫控制端，rami、ramo、aa為存儲器io端、地址端，qq為數據輸出端。 其中模塊chana實現的功能是對數據的最高位取反，因為ad976最高位“l”表示負電平，而ad669最高位“1”表示高電平；模塊intrd在en為“1”，信號上升沿過零點時，q輸出為“l”，直到完成對存儲器的寫操作為止；模塊signd是整個程序的核心部分，主要功能是為存儲器和lad976提供控制信號，啟動ad轉換，對存儲器進行寫操作和讀操作；模塊san在對存儲器由寫操作轉變為讀操作后，將存儲器的數據輸出變為高阻態，不妨礙存儲器數據的正常讀入；模塊tong端口a外接開關，按下時低電平，起同步作用。仿真結果如圖6，(a)為寫操作時的仿真波形；(b)為讀操作時的仿真波形。當運行在寫操作時，qq無輸出，如圖6(a)所示，實現存儲功能，讀操作時，qq輸出，由于模塊chana的存在，qq輸出的數據要對a輸入的數據首位取反，即a輸入是0101，qq輸出是1101，如圖6(b)所示，仿真結果正確。 4 結語 本文以plc器件為控制核心，通過附加一定的外電路及普通示波器構成簡易數字存儲器，使普通示波器具有波形數字存儲的功能。其中以fpga為主部件的控制部分采用vhdl語言，按模塊化方式進行設計，并將各模塊集