1、設計報告課程名稱在系統編程技術任課教師設計題目多路彩燈控制器的設計2010-6-16班級 姓名 學號 日期目錄一、題目分析 11.1 總體方框圖 11.2 具體功能要求 1二、系統設計方案 2三、主要模塊設計 23.1、時序控制模塊 33.2、顯示控制電路模塊 3四、VHDL 源程序設計（見附錄） 5五、系統仿真與分析 55.1 時序控制電路的仿真波形 55、2 顯示控制模塊的仿真波形 55、3 多路彩燈控制器的仿真波形 6五、硬件實現 75.1 引腳鎖定（模式 5） 75.2 硬件測試及說明 8六、結論 8七、設計總結 9八、參考文獻 9九、附錄 10多路彩燈控制器的設計、八 、亠刖言多路彩

2、燈控制器通過對應的開關按鈕， 能夠控制多個彩燈的輸出狀態，組合 多種變幻的燈光閃爍，它被廣泛地應用到節日慶典、劇場燈光、櫥窗裝飾中。采 用數字電路方式實現的多路彩燈控制器其原理比較簡單，基于對VHDL的初步學習，利用VHDL語言設計一個燈控制器，能循環變化花型，可清零，可選擇 花型變化節奏。本想設計一個16路的彩燈，但是由于實驗設備的限制，只能做 8路得彩燈，但是其原理并沒有區別，都是根據它是由兩個主要部分組成，即時 序控制電路和顯示控制模塊兩部分組成，利用 VHDL語言的結構化和自頂而下 的設計方法，先分別設計出時序控制電路和顯示控制電路兩部分，然后利用 VHDL的自頂而下的設計，在總的彩燈

3、控制器設計中引入時序控制和顯示控制， 即可實現多路彩燈控制器的設計。亠、題目分析1.1總體方框圖1.2具體功能要求本次設計要實現的功能如下：1、彩燈控制器由8路發光二極管構成，當控制器開關打開時，能夠在7種不 同的彩燈花型之間進行循環變化；2、控制器具備復位功能，一旦復位信號有效，不論控制器花型變化處于何種 狀態，都會無條件即刻清零，恢復到初始狀態；3、設置節拍選擇按鈕。按下此按鈕，多路彩燈控制器的花型變化的節奏減緩; 放開此按鈕，則變化節奏加快。1、系統設計方案方案一：以一個8路彩燈花樣控制器、一個四頻率輸出分頻器，一個四選 一控制器和一個時間選擇器總共四部分來完成設計。四選一控制器從分頻器

4、選擇 不同頻率的時鐘信號輸送到彩燈花樣控制器，從而達到控制彩燈閃爍速度的快 慢，時間選擇器控制每種速度維持的時間長短。方案二：根據要完成的功能要求，整個系統共有3個輸入信號，分別是控制 器快慢節奏控制信號opt、復位清零信號clr和時鐘脈沖信號elk，輸出信號是8 路彩燈的輸入狀態led70系統框圖如下分析：多路彩燈控制器可由兩個電路模塊組成：時序控制電路模塊和顯示控制電路 模塊。時序控制電路根據輸入信號的設置得到相應的輸出信號，并將此信號作為顯示控制電路的時鐘信號；顯示控制電路根據輸入時鐘信號的周期， 有規律的輸 出預先設定的六種彩燈從而使得多路彩燈控制器在一定的輸入條件下提供符合 設計要求

5、的有效輸出。經過以上分析，選擇方案二較合理，因為資源的限制，選擇方案二較合理。三、主要模塊設計多路彩燈控制器的實現基礎是時序控制電路和顯示控制電路的設計3.1、時序控制模塊時序控制電路模塊的方框圖如下metronomeelkelkoutclroptinst時序控制電路原理圖如下:其中，elk為輸入時鐘信號，電路在時鐘上升沿發生變化； clr為復位清零信 號，高電平有效，且一旦該信號有效，電路無條件復位為初始狀態；opt為快慢節奏選擇信號，低電平節奏快，高電平節奏慢； elkout為輸出信號，當elr信號 有效時其輸出為0；否則elkout的周期隨opt信號的改變而改變。設置時序控制電路所產生的

6、控制時鐘信號的快慢兩種節奏，分別為輸入時鐘 信號頻率的1/4和1/8，因而輸出時鐘控制信號可以通過對輸入時鐘的計數來獲 得。當opt為低電平時，輸出每經過兩個時鐘周期進行翻轉，實現四分頻的快 節奏；當opt為高電平時，輸出每經過四個時鐘周期進行翻轉，實現八分頻的慢 節奏。3.2、顯示控制電路模塊顯示控制電路模塊的方框圖如下:outputILJ;CTIiOl Ki oo L # clrJ :*in st1 u Jli II- t顯示控制電路原理圖如下:16SelectorOclkclr輸入信號clk和clr的定義與時序控制電路一樣，輸出信號led7.O能夠循環 輸出8路彩燈。各狀態對應的彩燈輸出

7、花型定義為：SO: 00000000S1: 01010101S2:10101010S3:10001000S4:11001100S5: 00110011S6: 00010001四、VHDL源程序設計（見附錄）五、系統仿真與分析5.1時序控制電路的仿真波形仿真波形分析：從上圖可以看出，當復位信號為高電平時，信號使能，使得 電路不論處于何種狀態或時鐘周期的哪個位置， 都即刻被復位清零。圖中，復位 信號從時鐘下降沿開始有效，輸出信號不必等到時鐘的上升沿就馬上恢復為初始 狀態。當快慢節奏信號opt為低電平時，此時的時序控制電路起著四分頻的作用， 每經過兩個輸入時鐘周期，輸出信號都進行翻轉，當快慢節奏選擇

8、信號opt高電平時，時序控制電路類似于八分頻分頻器。 每經過四個輸入時鐘周期，輸出信號 都進行翻轉。Opt信號取值不同時對應的輸出控制信號的周期也不相同，二者分 別表示兩種頻率不同的快慢周期信號。上圖的仿真結果符合電路的設計要求。5、2顯示控制模塊的仿真波形疔jICI- lid.-IM】 -11 d J1 = J二-l*dl JZ. 9 us3.4辛盟4- Od ukA 12朋5.那 115ns直巧 ue7 28 u%usiii 4EjTTF-1-1r TrnrI i i in:-1 1_1 jrL1_1DDOOOOffi；O1O1DLO（.燦loio i lomtoffl ;(U001 LO

9、OOOLlOOH OOOWOD1 X OLOlQiLl X lftlOlDW JooooxnoJCoioW71J-1 廠L1-r11 1rJ-lLltd0仿真波形分析：當復位清零信號有效時，彩燈輸出為初始狀態，按照預先設 定為全0;否則，顯示控制電路在7種不同狀態之間循環變化。5、3多路彩燈控制器的仿真波形多路彩燈控制器仿真波形:下圖為多路彩燈控制器復位功能仿真波形:工作狀態，也不論在輸入時鐘信號的哪個功能， 所有的輸出都被清零，恢復為初 始狀態，也就是說，clr的優先級別最高。下圖為多路彩燈控制器快節奏輸出的仿真實現：下圖為多路彩燈控制器慢節奏輸出的仿真實現:仿真波形分析：當快慢節奏選擇信號

10、選擇快節奏輸出，即信號opt為低電平, 此時，每經過四個時鐘周期，彩燈的輸出狀態發生一次變化，并在七個不同的狀 態之間循環改變，當快慢節奏選擇信號選擇慢節奏輸出，即信號 opt為高電平， 每次要經過八個時鐘周期才會改變一次輸出狀態。通過使用時序控制電路和顯示控制電路這兩個例化元件， 將時序控制電路的五、硬件實現5.1引腳鎖定（模式5）CLOCK0 : 8路彩燈控制器的時鐘脈沖信號 elk接目標芯片 EP1C3T144C8 的 CLOCK0鍵8 8路彩燈控制器的復位清零信號 elr接目標芯片EP1C3T144C8的模式 5的實驗結構圖的鍵8鍵7: 8路彩燈控制器的快慢節奏控制信號 opt接目標芯

11、片EP1C3T144C8的 模式5的實驗結構圖的鍵7D1 D8:8路彩燈控制器的8路輸出信號led70接目標芯片EP1C3T144C8 的模式5的實驗結構圖的D1 D8的led燈顯示輸出狀態ToLocation1/0 Bank1/0 StandardGeneral RuctionSpecial Function1dkPIN 933,3-VLVTTLDedicated ClockCLK2/LVD5aK2p（2MdrPIN JO3.3-V LVTTLR 州 1/0DPCLK1/DQ50L3IoptPINJn3,3-VLVTTLRow 1/0LVD52n/DQll34匚PIN13,3-V LVTTL

12、Row 1/0VREF1B15PIN 323,3-VLVTTLRow 1/0DQ1L46led2PIN 333,3-VLVTTLRow 1/0LVDSlp/DQUS74led3PINJ43,3 LVTTLRow 1/0LVD51n/DQlL68led6PIN_373,3-VLVTTLColumn 1/0LVDS33p11IhledpPIN 383,3-VLVTTLColumn 1/0LVD533n12ne5.2硬件測試及說明下載完成后接通目標芯片的 CLOCK0 ,按下鍵8為高電平時（相應的led燈 發光）,輸出的led燈全部被清零，鍵8為低電平時（相應的led燈滅），輸出的 led燈從000

13、00000狀態開始循環發光，鍵7為設置節拍按鈕，按下此按鈕為低電 平時（四分頻），多路彩燈的輸出頻率為輸入時鐘脈沖 CLOCK0頻率的1/4,鍵 7為高電平時（八分頻），多路彩燈的輸出頻率為輸入時鐘脈沖 CLOCK0頻率的 1/8,比如當輸入頻率選為64HZ時，鍵7為高電平時，輸出彩燈狀態的轉換頻 率為8HZ，即每0.125s變換一次狀態，鍵7為低電平時，輸出彩燈狀態的轉換 頻率為16HZ,即每0.0625s變換一次狀態，節奏較快。通過選擇鐘脈沖CLOCK0 的頻率可以變換輸入輸出的頻率。六、結論由以上可以知道，本實驗設計的多路彩燈控制器實現了系統設計的要求，即 在硬件連接測試時，在芯片 EP

14、1C3T144C8的測試上，測試結果與題目所要實現 的一致。通過改變CLOCK0的頻率以及opt來控制輸出彩燈的快慢。七、設計總結通過本課程設計，我學會了 EDA 簡單系統的設計。多路彩燈控制器有時鐘 控制模塊和顯示控制模塊， 其中模塊設計中分別利用了分頻器和狀態機。 利用分 頻器得到了兩個頻率的時鐘信號， 利用了狀態機得到了彩燈的六種輸出狀態。 運 用自頂而下的設計思想，按功能逐層分割實現層次化設計 ,在 VHDL 程序設計整 體思路上采用的是自頂而下的模塊化的行為結構描述的方法。 在設計子模塊時分 別進行模擬仿真并且在最后對整個系統進行仿真， 確保整個系統的正確性。 從本 次設計中，我掌握

15、了 VHDL 的語法結構和使用方法學，學會子模塊的設計，以 及簡單系統的設計方法和思路。 本次的設計是簡單系統的設計， 其實還可以增加 多路彩燈的實現的功能，比如還可以使多路彩燈的輸出定時自動變換快慢節奏， 或者使多路彩燈的輸出的頻率不止兩種， 給時序控制電路定時， 使其輸出更多種 頻率的循環。 這點會在以后繼續學習的過程中加以改進。 設計過程中通過查閱資 料和與同學交流最后能完成要求的功能。八、參考文獻1 EDA 技術與 VHDL 電路開發應用實踐 劉欲曉 方強 黃宛寧等編著 電子 工業出版社2 EDA 技術實用教程 潘松 黃繼業編著 科學出版社3 數字邏輯 EDA 設計與實踐 劉昌華編著

16、國防工業出版社九、附錄1、時序控制電路 VHDL 設計源程序：LIBRARY IEEE; 加載庫文件USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;/ IEEE 設計庫名， STD_LOGIC_UNSIGNED程序包名ENTITY metronome IS 定義實體PORT(clk :IN STD_LOGIC; 時鐘信號clr:IN STD_LOGIC; 復位信號opt:IN STD_LOGIC; 快慢選擇信號clkout:OUT STD_LOGIC); 輸出時鐘控制信號END metronome;ARCHITECTURE

17、 rtl OF metronome IS 定義結構體SIGNAL clk_tmp: STD_LOGIC; 定義中間結點信號SIGNAL counter: STD_LOGIC_VECTOR(1 DOWNTO 0); 定義計數器BEGIN/下面為結構體中的功能描述語句PROCESS(clk,clr,opt) 當敏感信號發生變化時，啟動進程BEGINIF clr=1 THEN 清零/00 表示二進制數，矢量位，必須加雙引號clk_tmp=0; counter=00;ELSIF clkEVENT AND clk=1 THENIF opt=0 THEN 四分頻，IF counter=01 THEN co

18、unter=00; clk_tmp=NOT clk_tmp;ELSEcounter= counter+1;快節奏/邏輯操作符 NOT ，取反/ counter 邏輯矢量， 1 整數， 不同類 型數據相加， 調用函數， 即運算符重 載，用到 STD_LOGIC_UNSIGNED 程序包，既有輸出又有反饋END IF;ELSEIF counter=11 THEN 八分頻，慢節奏counter=00;clk_tmp=NOT clk_tmp;ELSEcounter= counter+1; END IF;END IF;END IF;END PROCESS;clkout=clk_tmp;輸出分頻后的時鐘信

19、號/ clk_tmp 為信號，所以放 在進程外， 若為變量， 則放在進 程里，數據對象有信號、變量、 常量END rtl;2、顯示控制模塊 VHDL 設計源程序：LIBRARY IEEE; 加載庫文件USE IEEE.STD_LOGIC_1164.ALL;ENTITY output IS 定義實體 outputPORT(clk :IN STD_LOGIC; 輸入時鐘信號clr:IN STD_LOGIC; 復位信號led:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); 彩燈輸出END output;ARCHITECTURE rtl OF output IS 定義結構體TYPE

20、 states IS 枚舉類型， 枚舉狀態機狀態/ states 數據類型(s0,s1,s2,s3,s4,s5,s6);SIGNAL state: states;/ 定義一個數據的暫存節點BEGINPROCESS(clk,clr)進程/進程的敏感信號表，通常要求將進程中所有的輸入信號放在敏感信號表中BEGINIF clr=1 THEN 清零state=S0;led不是操作符，含義“于是”/ state state=s2; led state=s3;led state=s4;led state=s5;ledstate=s6;ledstate=s1;led=00010001;END CASE;EN

21、D IF;END PROCESS;END rtl;3、多路彩燈控制器頂層設計源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;/ STD_LOGIC_1164 程序包ENTITY colorled IS 定義實體，頂層模塊PORT(/描述電路端口及端口信號clk:IN STD_LOGIC;輸入時鐘信號端口模式IN，數據類型 STD_LOGIC ,屬標準位類型clr:IN STD_LOGIC; 清零信號opt:IN STD_LOGIC; 節奏選擇信號led:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)8 路彩燈輸出/標準邏輯矢量數據類型 STD_LOGIC_