微機(jī)原理第六章 半導(dǎo)體存儲器、內(nèi)存儲器及其管理,主 要 內(nèi) 容,一、有關(guān)存儲器的基礎(chǔ)知識 二、內(nèi)存儲器的擴(kuò)展設(shè)計(jì)技術(shù)（P275）,存儲器的分類及選用（P245） 存儲器的技術(shù)指標(biāo)（P247） 計(jì)算機(jī)中存儲器的分級體系結(jié)構(gòu)（P243） 計(jì)算機(jī)中內(nèi)存儲器的基本結(jié)構(gòu)（P248）,存儲器分級結(jié)構(gòu),CPU內(nèi)部,CPU外部,存儲器分級結(jié)構(gòu),存儲器子系統(tǒng)分為四級 寄存器組 高速緩存 內(nèi)部存儲器 外部存儲器（包含磁盤Cache、磁盤存儲器、磁帶和光盤存儲設(shè)備）,存儲器的分級體系結(jié)構(gòu)（P243）,簡單的二級結(jié)構(gòu)（P244）： 主 存 輔 存,微機(jī)系統(tǒng)中存儲器采用分級體系結(jié)構(gòu)的根本目的是為了協(xié)調(diào)速度、容量、成本三者之間的矛盾。,完整的四級結(jié)構(gòu)（P244） ： 寄存器 Cache 主存 輔存,其中：cache-主存結(jié)構(gòu)解決高速度與低成本的矛盾； 主存-輔存結(jié)構(gòu)利用虛擬存儲器解決大容量與低成本的矛盾；,只有主存（內(nèi)存）占用CPU的地址空間,Cache技術(shù)（P285） 和虛擬存儲器技術(shù)（P286）,相同點(diǎn)： 以存儲器訪問的局部性為基礎(chǔ)； 采用的調(diào)度策略類似； 對用戶都是透明的；,不同點(diǎn)： 劃分的信息塊的長度不同； Cache技術(shù)由硬件實(shí)現(xiàn)，而虛擬存儲器由OS 的存儲管理軟件輔助硬件實(shí)現(xiàn)；,存儲器分級,特點(diǎn) 存取速度依次遞減 容量則依次增加 僅內(nèi)部存儲器占用微處理器的地址空間 通常有二級Cache，微處理器與第二級Cache之間采用獨(dú)立的Cache總線 主存或內(nèi)存，用于存放運(yùn)行的程序和數(shù)據(jù) 外部存儲器，即微機(jī)系統(tǒng)的磁帶、軟磁盤、硬磁盤、光盤等,存儲器分類,按存儲介質(zhì)，可分為半導(dǎo)體存儲器、磁介質(zhì)存儲器和光存儲器 按照存儲器與CPU的耦合程度，可分為內(nèi)存和外存 按存儲器的讀寫功能，分為讀寫存儲器（RWM：Read/Write Memory）和只讀存儲器（ROM：Read Only Memory),存儲器分類,按掉電后存儲的信息可否保持，分為易失性（揮發(fā)性）存儲器和非易失性（不揮發(fā)）存儲器 按照數(shù)據(jù)存取的隨機(jī)性，分為隨機(jī)存取存儲器、順序存取存儲器（如磁帶存儲器）和直接存取存儲器（如磁盤 ） 按照訪問的串行/并行存取特性，分為并行存取存儲器和串行存取存儲器,存儲器分類,按照半導(dǎo)體存儲器的信息存儲方法，分為靜態(tài)存儲器和動態(tài)存儲器 按存儲器的功能，分為系統(tǒng)存儲器、顯示存儲器、控制存儲器 一般把易失性半導(dǎo)體存儲器統(tǒng)稱為RAM，把非易失性半導(dǎo)體存儲器都稱為ROM,半導(dǎo)體存儲器的分類,存儲器的分類及選用（P245）,按 存 儲 介 質(zhì) 分 類,（其它分類方法了解即可）,（按讀寫功能分類),（按器件原理分類）,(按存儲原理分類),存儲器的技術(shù)指標(biāo)（247）,存儲容量 存取速度 體積和功耗 可靠性,注意存儲器的容量以字節(jié)為單位，而存儲芯片的容量以位為單位。,訪問時(shí)間TA、存取周期TM、數(shù)據(jù)傳送速率bps,平均故障間隔時(shí)間MTBF,只讀存儲器ROM,掩膜ROM的內(nèi)容,浮柵 MOS EPROM存儲電路,FLASH特點(diǎn),按Sector、Page或Block組織：可整片擦除，也可按字節(jié)、區(qū)塊或頁面的擦除和編程操作; 可快速頁寫：CPU將頁數(shù)據(jù)按芯片存取速度（一般為幾十到200ns）寫入頁緩存；再在內(nèi)部邏輯的控制下，將整頁數(shù)據(jù)寫入相應(yīng)頁面; 具有內(nèi)部編程控制邏輯：CPU可以通過讀出驗(yàn)證或狀態(tài)查詢獲知編程是否結(jié)束; 在線系統(tǒng)編程能力：擦除和寫入都無需把芯片取下;,FLASH特點(diǎn),具有軟件和硬件保護(hù)能力：可以防止有用數(shù)據(jù)被破壞; 內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器; 采用命令方式可以使閃存進(jìn)入各種不同的工作狀態(tài)，例如整片擦除、頁面擦除、整片編程、字節(jié)編程、分頁編程、進(jìn)入保護(hù)方式、讀識別碼等; 內(nèi)部可以自行產(chǎn)生編程電壓（VPP），所以只用VCC供電.,FLASH內(nèi)部結(jié)構(gòu)框圖,存儲器比較,每個基本存儲單元可存放1個bit,RAM芯片中的基本存儲單元 RAM芯片的組成和結(jié)構(gòu)（P248） 內(nèi)存儲器的基本結(jié)構(gòu),內(nèi)存儲器的基本結(jié)構(gòu)（P248）,存儲芯片 存儲模塊 主存儲體（器）,基本存儲單元矩陣芯片內(nèi)部接口電路,靜態(tài)RAM的六管基本存儲單元（P264）,集成度低，但速度快，價(jià)格高，常用做Cache。,T1和T2組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負(fù)載管。 如A點(diǎn)為數(shù)據(jù)D，則B點(diǎn)為數(shù)據(jù)D。,行選擇線有效（高電 平）時(shí)，A 、B處的數(shù)據(jù)信息通過門控管T5和T6送至C、D點(diǎn)。,行選擇線,列選擇線,列選擇線有效（高電 平）時(shí)，C 、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。,動態(tài)RAM的單管基本存儲單元（P270）,集成度高，但速度較慢，價(jià)格低，一般用作主存。,電容上存有電荷時(shí)，表示存儲數(shù)據(jù)A為邏輯1； 行選擇線有效時(shí)，數(shù)據(jù)通過T1送至B處； 列選擇線有效時(shí)，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳I/O； 為防止存儲電容C放電導(dǎo)致數(shù)據(jù)丟失，必須定時(shí)進(jìn)行刷新； 動態(tài)刷新時(shí)行選擇線有效，而列選擇線無效。（刷新是逐行進(jìn)行的。）,刷新放大器,典型的SRAM內(nèi)部示意圖,RAM芯片的組成與結(jié)構(gòu)（一）,該RAM芯片外部共有地址線 L 根，數(shù)據(jù)線 N 根； 該類芯片內(nèi)部采用單譯碼（字譯碼）方式，基本存儲單元排列成M*N的長方矩陣，且有M=2L的關(guān)系成立；,存儲芯片容量標(biāo)為“M*N”（bit）,RAM芯片的組成與結(jié)構(gòu)（二）（P265）,該RAM芯片外部共有地址線 2n 根，數(shù)據(jù)線 1 根； 該類芯片內(nèi)部一般采用雙譯碼（復(fù)合譯碼）方式，基本存儲單元排列成N*N 的正方矩陣，且有M =22n =N2 的關(guān)系成立；,存儲芯片容量標(biāo)為“M*1”（bit）,內(nèi)存儲器的基本結(jié)構(gòu),存儲芯片,存儲模塊,存儲體,位擴(kuò)展：因每個字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目； 字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱為 地址擴(kuò)展；,存 儲 芯 片 的 位 擴(kuò) 展,用64K1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲器,進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。,存 儲 芯 片 的 字 擴(kuò) 展,用8K8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲器,進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線 ， CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個芯片的選擇線 片選線 。,存儲芯片的字、位同時(shí)擴(kuò)展,用16K4bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲器,首先對芯片分組進(jìn)行位擴(kuò)展，以實(shí)現(xiàn)按字節(jié)編址；,其次設(shè)計(jì)個芯片組的片選進(jìn)行字?jǐn)U展，以滿足容量要求；,內(nèi)存儲器的擴(kuò)展設(shè)計(jì)（P275）,分配地址空間 選擇存儲芯片 存儲芯片內(nèi)連 與主機(jī)（CPU）接口,內(nèi) 存 地 址 空 間 的 分 配,在PC機(jī)中，大部分存儲區(qū)域已被系統(tǒng)使用或被系統(tǒng)保留，用戶擴(kuò)展存儲器可選擇的地址范圍一般落在0C0000H 0DFFFFH范圍內(nèi)。當(dāng)然，實(shí)際設(shè)計(jì)時(shí)，還需要考慮系統(tǒng)的具體配置，以及是否需要設(shè)置選擇開關(guān)來在改變擴(kuò)展存儲器的地址范圍。 用戶擴(kuò)展存儲器地址空間的范圍決定了存儲芯片的片選信號的實(shí)現(xiàn)方式。,存 儲 芯 片 的 選 擇,確定類型 根據(jù)不同應(yīng)用場合的特點(diǎn)確定采用何種類型的芯片，如考慮選用SRAM還是DRAM，是否需要E2PROM、FLASH等等； 確定具體型號及數(shù)量 根據(jù)容量、價(jià)格、速度、功耗等要求確定芯片的具體型號和數(shù)量。,思考：若要求擴(kuò)展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？ 64K*1的芯片數(shù)量N(64K*8)/(64K*1) 1*8片; 8K*8的芯片數(shù)量N (64K*8)/(8K*8) 8*1片； 16K*4的芯片數(shù)量N (64K*8)/(16K*4) 4*2片；,顯然，芯片的種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同的情況下應(yīng)考慮總線的負(fù)載能力和系統(tǒng)連接的復(fù)雜性。,（需位擴(kuò)展）,（需字?jǐn)U展）,（需字位擴(kuò)展）,從總線負(fù)載和系統(tǒng)連接來看，第二種選擇最好。,存儲器內(nèi)部結(jié)構(gòu)的確定（存儲芯片的互連方式）,另外，如果系統(tǒng)中數(shù)據(jù)總線的寬度大于8bit，如第二章中所述的8086微處理器系統(tǒng)，為了能同時(shí)進(jìn)行8位和16位操作，還應(yīng)該設(shè)計(jì)高位庫和低位庫。,即根據(jù)選定存儲芯片的特點(diǎn)確定其字位擴(kuò)展方式：通常各存儲芯片上的地址線及讀寫控制線均互連，而數(shù)據(jù)線和片選線的連接方式需根據(jù)具體情況確定。,為使系統(tǒng)連接簡單，通常在設(shè)計(jì)較大容量存儲器時(shí)宜選用容量為N1的存儲芯片進(jìn)行位擴(kuò)展。,擴(kuò)展內(nèi)存儲器與主機(jī)（CPU）三總線的接口,另外，可能還需要考慮微處理器的時(shí)序匹配問題。,地址 譯碼,一、數(shù)據(jù)線：如果考慮總線負(fù)載問題，可加接數(shù)據(jù)收發(fā)器。,二、讀寫控制線：考慮有效電平。,字選：系統(tǒng)地址總線中的低位地址線直接與各存儲芯片的地址線連接。 所需低位地址線的數(shù)目N與存儲芯片容量L的關(guān)系：L2N。 片選：系統(tǒng)地址總線中余下的高位地址線經(jīng)譯碼后用做不同存儲芯片 的片選。通常IO/M信號也參與片選譯碼。,三、地址線：字選片選。,擴(kuò)展內(nèi)存儲器片選譯碼電路的設(shè)計(jì),一、片選線的形成方式?jīng)Q定了各存儲芯片的地址空間，即確定 了擴(kuò)展內(nèi)存地址的組織方式（P278）順序方式或交錯 方式。微機(jī)中一般采用順序方式組織，即片選線由CPU 高位地址線形成，而每個芯片上的地址信號（字選線） 由CPU低位地址線。,二、片選信號可以采用線譯碼、部分譯碼和全譯碼等三種方 式（或三種方式的組合）來實(shí)現(xiàn)。,每組芯片使用一根地址線作片選；,只有部分高位地址線參與譯碼形成片選信號；,全部高位地址線都參與譯碼形成片選信號；,全譯碼電路,部分譯碼電路,線選法電路,例：設(shè)某系統(tǒng)地址總線寬度為20bit，數(shù)據(jù)總線寬度為8bit，控制信號M/(/IO)為高電平時(shí)表示對存儲單元尋址。現(xiàn)采用8K*8芯片實(shí)現(xiàn)32KB擴(kuò)展存儲器，要求其地址從0C0000H 開始，試畫出該擴(kuò)展存儲器與系統(tǒng)三總線的連接方式。,一、數(shù)據(jù)線： RAM芯片的數(shù)據(jù)總線寬度和系統(tǒng)數(shù)據(jù)總線寬度一致，不需要位擴(kuò)展，所有芯片數(shù)據(jù)線互連后與系統(tǒng)數(shù)據(jù)總線連接。,根據(jù)系統(tǒng)擴(kuò)展要求及所選芯片類型可知，本系統(tǒng)中的擴(kuò)展存儲器共需要8K*8的存儲芯片數(shù)量N(32K*8) / (8K*8) = 4*1片。,二、讀寫控制線： 所有RAM芯片的讀寫信號線互連后與系統(tǒng)的讀寫控制線連接。,三、地址線：采用順序方式組織存儲芯片 低位地址線：8K容量的存儲芯片需要13根地址線進(jìn)行字選，所 有芯片地址線互連后與系統(tǒng)的低13位地址線（A0A12）連接； 高位地址線：剩余的7根系統(tǒng)地址線（A13 A19）可用于產(chǎn)生所 需的4根片選線；,用全譯碼法實(shí)現(xiàn)擴(kuò)展存儲器的片選設(shè)計(jì),全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與譯碼。設(shè)該擴(kuò)展存儲器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號與各芯片所占地址空間的關(guān)系：,1,1111,1111,11110,0000,0000,0000,從該表中可以看出： 低位地址線A12A0應(yīng)直接接在存儲芯片上，尋址片內(nèi)8K單元； 次高位地址線A14、A13譯碼后產(chǎn)生片選信號區(qū)分4個存儲芯片； 最高位地址線A19A15及控制信號M/(/IO)可用作片選信號有效 的使能控制；,符合要求的全譯碼電路（一）,用門電路完成片選譯碼，電路結(jié)構(gòu)看起來比較復(fù)雜。,符合要求的全譯碼