集成電路原理學習通超星期末考試章節答案2024年/star3/origin/7f720b5e1786a0b91d3dd8d8e14230cc.jpg

答案:減小寄生PNP管的影響;減小集電極串聯電阻因為有效電子遷移率大約是有效空穴遷移率的2倍,為保證導電因子相等,進而保證有對稱的電流特性、跨導等,往往在設計輸出級反相器電路時,要求PMOS管的(W/L)P是NMOS管的寬長比(W/L)N的()倍。

答案:2如圖所示的BiCMOS工藝,三種工藝中NPN管的電流放大系數比較小的是()。

答案:以p阱CMOS為基礎BiCMOS工藝如圖所示的BiCMOS工藝,三種工藝中使CMOS器件的抗閂鎖性能大大提高的是()。

答案:在N阱里加隱埋層的BiCMOS工藝如圖所示的BiCMOS工藝,三種工藝中NPN管的C極接固定電位的是()。

答案:以p阱CMOS為基礎BiCMOS工藝有效提高MOS器件的最高工作頻率的措施是()。

答案:減小溝道長度下列哪種有源寄生效應是CMOS集成電路所特有的()。

答案:寄生閂鎖效應對器件而言,襯底偏置電壓的存在,即VBS(Bulk-Source)≠0的情況,將使MOS晶體管的閾值電壓發生改變。下列電路中存在襯底偏置效應的是()。

答案:CMOS傳輸門下列邏輯電路屬于無比電路結構的是()。

答案:CMOS邏輯MOS器件的最高工作頻率與哪些因素有關。

答案:遷移率成正比;溝道長度的平方成反比;過驅動電壓成正比硅柵N阱CMOS工藝的光刻步驟依次是（）光刻→光刻有源區→光刻（）→N+區光刻→P+區光刻→光刻接觸孔→光刻鋁線。

答案:N阱、多晶硅三態門的輸出狀態包括哪些?

答案:0、1和高阻不同晶向的硅片，它的化學、電學、和機械性質都不同，這會影響最終的器件性能，例如遷移率，界面態等特性。雙極型集成電路通常采（）的晶圓。

答案:<111>晶向按照電路規模分類，半導體集成電路主要分為哪幾種？

答案:SSI、MSI、LSI、VLSI、ULSI、GSI、/star3/origin/fa49468a2092fba0dbb6666c8a533402.png

答案:局部氧化按照設計方法分類，集成電路主要分為哪幾種？

答案:全定制集成電路、半定制集成電路、可編程集成電路干法刻蝕采用物理和化學相結合的工藝，實現（）刻蝕。

答案:各向異性不同晶向的硅片，它的化學、電學、和機械性質都不同，這會影響最終的器件性能，例如遷移率，界面態等特性。MOS集成電路通常采（）的晶圓。

答案:<100>晶向按照電路功能或信號類型分類，半導體集成電路主要分為哪幾種？

答案:數字集成電路、模擬集成電路、數模混合集成電路PN結隔離雙極型工藝的光刻步驟依次是（）光刻→（）光刻→P型基區擴散孔光刻→N+發射區擴散孔光刻→引線孔光刻→反刻鋁。

答案:N+隱埋層擴散、P隔離擴散孔下列哪個因素增加會導致增強型NMOS晶體管的閾值電壓VT增加？

答案:柵氧化層中的負電荷/star3/origin/3a5542755ca8b3c1569ee508062b4a81.png

答案:0、1和高阻按照器件類型分類，半導體集成電路主要分為哪幾種？

答案:BJT型、MOS型、BiCMOS型當柵氧化層厚度tOX增加時，增強型NMOS晶體管的閾值電壓VT會如何變化？

答案:增加按照導電載流子類型分類，半導體集成電路主要分為哪幾種？

答案:BJT型、MOS型、BiCMOS型曝光后顯影時沒有感光的膠層溶解了,感光的膠層不溶解留下了,這種膠稱為()。

答案:負膠當柵氧化層中的電荷Qss為負電荷時，增強型NMOS晶體管的閾值電壓VT會如何變化？

答案:增加濕法刻蝕采用化學腐蝕的工藝，是（）刻蝕。

答案:各向同性/star3/origin/d638192b1eedf3c3fb892fa218ed62e1.png

答案:三態門下列邏輯電路屬于無比電路結構的是(

)。

答案:CMOS邏輯集成度的提高可以降低電子設備的成本，從而提升其性能/價格比。

答案:對功耗和散熱成為限制芯片性能的瓶頸，限制了NMOS工藝技術在超大規模集成電路的應用。

答案:對對器件而言，襯底偏置電壓的存在，即VBS(Bulk-Source)≠0的情況，將使增強型NMOS晶體管的閾值電壓的數值增加。

答案:對集成度提高只能通過縮小器件特征尺寸實現的。

答案:錯對器件而言，襯底偏置電壓的存在，即VBS(Bulk-Source)≠0的情況，將引起MOS晶體管閾值電壓的變化。其中，CMOS反相器不存在襯底偏置效應的影響，CMOS傳輸門存在襯底偏置效應效應的影響。

答案:對/star3/origin/2d0ee21e3a8680323cddc0c46256990e.jpg

答案:對改進電路及結構設計對提高集成度是沒有貢獻的。

答案:錯集成電路中特征尺寸通常指的是器件中最細線條的寬度，它反映了集成電路版圖圖形的精細程度。對于MOS器件，特征尺寸常指柵極所決定的溝道幾何長度。

答案:對為了提高集成度，必須增大芯片面積。

答案:錯多晶硅柵工藝技術具有與硅工藝兼容和耐高溫退火的優點，解決了鋁柵工藝中源漏有源區與柵套刻不齊的問題。

答案:對對器件而言，襯底偏置電壓的存在，即VBS(Bulk-Source)≠0的情況，將使耗盡型NMOS晶體管的閾值電壓的數值增加。

答案:錯為了提高集成度，可適當增大芯片面積。然而，芯片面積的增大導致每個圓片內包含的芯片數減少，從而使生產效率降低，成本高。采用更大直徑的晶片可解決這一問題。

答案:對減小特征尺寸意味著可以在單位面積內集成更多的電子元器件和電路功能，從而提高了集成度。隨著特征尺寸的減小，器件的性能和可靠性也會得到提高，同時功耗降低、體積和重量減小，進一步推動了集成電路技術的發展。

答案:對在制造鋁柵PMOS的過程中，由于鋁柵不能承受高溫退火工藝，因此源漏有源區與制造鋁柵需要兩次光刻步驟，這導致了套刻不齊的問題。為了解決這個問題，采用了鋁柵重疊設計，但這又導致了鋁柵與源漏有源區產生重疊，進而導致柵極寄生電容Cgs和Cgd增大，增加了器件的尺寸，降低了集成度。

答案:對光刻技術是集成電路制造過程中至關重要的一環。它通過精確控制曝光和顯影過程，將芯片設計圖形轉移到硅片或其他基板上，從而實現電路結構的精細刻畫。隨著特征尺寸的不斷減小，光刻技術的改進對于提高集成度和器件性能起到了關鍵作用。

答案:對/star3/origin/df1ece5244b3d10b1cdf54f3eb0cf434.png

答案:對在集成電路制造過程中，圓片內包含的芯片數、生產效率、封裝技術、平均芯片面積都與晶片直徑有直接關系。

答案:錯隨著集成度的提高，電子設備的功耗降低、體積減小和重量減輕。

答案:對隨著集成度的提高，IC及其電子設備的功能增強、速度提高和可靠性增加。

答案:對集成電路是將多個電子元器件集成在一個芯片上，組成一個完整的電路系統。這些元器件包括晶體管、電容、電阻、電感和二極管等，它們被集成在一個芯片上，以實現特定的電路功能。

答案:對微電子學是一門學科，一門研究集成電路設計的全過程的學科。

答案:對增大晶片直徑可以提高生產效率，但不會影響大芯片封裝技術和成品率。

答案:錯多級門陣列（MGA）輸入輸出規則：原始輸入只能從“與平面”進入，輸出信號只能由“或平面”輸出。

答案:對可編程邏輯陣列PLA是典型的晶體管規則陣列結構，它采用兩級ROM形式構造電路，其兩級ROM陣列分別為“與平面”和“或平面”，這是源于大多數邏輯表達式采用“與-或”結構。

答案:對標準單元庫內的所有單元可以對應多條工藝線，針對不同的工藝線可以交叉使用，為VLSI設計提供的方便。

答案:錯用晶體管規則陣列設計VLSI，采用源漏圖形編程結構對于不同的邏輯要改變的分版圖有哪些。

答案:有源區、n+摻雜、引線孔門陣列是一種（）結構，采用行式結構，在單元行內規則的排列著以標準門定義的門單元。

答案:規則化的版圖硅柵NMOS與非結構ROM中，可以采用離子注入方法選擇晶體管，需要注入的離子類型為（）。

答案:n型用門陣列設計VLSI的過程，通常就是“編程”的過程，采用（）進行編程。

答案:金屬掩膜版硅柵NMOS或非結構ROM中，可以采用離子注入編程結構，對于不同的邏輯只需要改變（）分版圖，其他的版圖都相同。

答案:硼離子注入/star3/origin/997a3006951ad3f6a1c7ab0b67b117f8.png

答案:VDD用晶體管規則陣列設計VLSI的過程，通常就是“編程”的過程，可以通過（）、（）等進行編程。

答案:源漏摻雜掩膜版、離子注入掩膜版設計與工藝接口包括三個方面：①（）提供了一組用于電路設計分析的參數，這些參數來源于具體工藝線，具有很強的針對性。主要分為兩個部分：器件模型參數和寄生提取所需的電學參數。②（）給出的是一組版圖設計的最小允許尺寸，設計者不能突破這些最小尺寸的限制。③（），工藝線提供工藝加工質量的監測方法，形成PCM（ProcessControlMonitor）。

答案:電學設計規則，幾何設計規則，工藝檢查與監控下列哪些因素可以導致增強型NMOS晶體管的閾值電壓VT增加？

答案:襯底的摻雜濃度增加;柵氧化層中的負電荷增加下列選型屬于動態邏輯電路特點的是（

）。

答案:無比電路;動作速度快，通常應用于高速電路動態邏輯電路相比CMOS靜態邏輯的優點包括（）。與靜態邏輯電路相比，動作速度快2-3倍，通常應用于高速電路。

答案:只使用開關速度比較高速的NMOS;只要輸入電壓高于閾值電壓，電路開始工作通;輸入電容減半EPLD（ErasableProgramableLogicDevices）是目前應用最為廣泛的現場編程器件之一。它采用電編寫和電擦除的特殊MOS器件（E2PROM器件）作為晶體管規則陣列中的單元，實現現場編程，這里的編程是指在EPLD中構造邏輯。

答案:對多級門陣列（MGA）輸入輸出規則：原始輸入只能從“或平面”進入，輸出信號只能由“與平面”輸出。

答案:錯用門陣列設計VLSI的過程，通常就是“編程”的過程，采用源漏摻雜掩膜版或離子注入掩膜版進行編程。

答案:錯/star3/origin/e55a17b3efa97a5ae88925c2606233e4.jpg

答案:VDD-VT因為有效電子遷移率大約是有效空穴遷移率的2倍，為保證導電因子相等，進而保證有對稱的電流特性、跨導等，往往在設計輸出級電路時，要求PMOS管的(W／L)P是NMOS管的寬長比(W／L)N的（）倍。

答案:2一定區域中的摻雜濃度被抽象成硅片上每一方塊中的電阻是多少來描述，稱為薄層電阻RS。如果RS=200Ω/□，一個矩形的電阻條，沿電流方向長25μm，寬100μm，則這個電阻值等于(

)。

答案:50ΩPLA是典型的晶體管規則陣列結構，它采用（）形式構造電路，其電路結構可以采用（）的陣列形式。

答案:兩級ROM，“與非-與非”、“或非-或非”的結構一定區域中的摻雜濃度被抽象成硅片上每一方塊中的電阻是多少來描述，稱為薄層電阻RS。它只與半導體的(

)和(

)有關，而與平面圖形的具體邊長數值無關。

答案:摻雜水平(以ρ表示)，摻雜區的結深在設計CMOS反相器時，為了保證輸出信號的上升時間與下降相等，則要求PMOS管導電因子（）NMOS管的導電因子。

答案:等于/star3/origin/a8332ad7b4552f0fd5c764a152b6a60a.jpg

答案:高電平，低電平/star3/origin/c7ff62db66aa8e441623521abed22e90.jpg

答案:低電平，高電平/star3/origin/4e7f1aeba990f3adf567