MOOC數字電路與邏輯設計-華中科技大學中國大學慕課答案數制及其轉換1、填空題：正確答案:【38】2、填空題：正確答案:【100011.1143.6】3、填空題：正確答案:【27.117.2】帶符號二進制數的代碼表示1、問題：數字系統采用（）可以將減法運算轉換為加法運算。選項：A、原碼B、反碼C、補碼D、真值正確答案:【反碼#補碼】2、填空題：帶符號二進制數-110011的反碼是____，補碼是_____。（答案請用2個空格分開）正確答案:【10011001001101】3、填空題：帶符號二進制小數-0.10101的反碼是____，補碼是_____。（答案請用2個空格分開）正確答案:【1.010101.01011】幾種常用的編碼1、問題：兩個余3碼表示的十進制數字相加時，對“和”必須修正。修正的方法是：如果有進位，則結果減3；如果無進位，則結果加6。選項：A、正確B、錯誤正確答案:【錯誤】2、問題：在2421BCD中，0111對應的十進制數是7。選項：A、正確B、錯誤正確答案:【錯誤】3、填空題：正確答案:【01000010111111】第一章單元測驗1、問題：進行加、減運算時，需要對運算結果最低位進行調整的編碼為()選項：A、真值B、原碼C、反碼D、補碼正確答案:【反碼】2、問題：帶符號二進制數–00101的補碼為（）選項：A、000101B、100101C、111010D、111011正確答案:【111011】3、問題：余3碼10010101.10101000對應的二進制數為()選項：A、111110.1B、111110.11C、111110.111D、111110.1111正確答案:【111110.11】4、問題：將十進制數75.25轉換成十六進制數為（）選項：A、2B.1B、3B.2C、4B.4D、5B.8正確答案:【4B.4】5、問題：將二進制數10111.01轉換為等值的十進制數是（）。選項：A、23.01B、23.25C、27.01D、27.75正確答案:【23.25】6、問題：將十進制數17.625轉換為等值的十六進制數是（）選項：A、11.5B、11.10C、11.AD、B.A正確答案:【11.A】7、問題：將余3碼01000101.1001轉換成2421碼是（）。選項：A、00010010.1100B、00011000.1100C、00010010.0110D、00011000.0110正確答案:【00010010.1100】8、問題：二進制數1100110用格雷碼表示是（）。選項：A、1100110B、1010101C、0101010D、0010101正確答案:【1010101】9、問題：格雷碼中任意兩個相鄰數的代碼只有一位二進制數不同。選項：A、正確B、錯誤正確答案:【正確】10、問題：一個二進制正整數B=選項：能夠被整除的條件是=0。A、正確B、錯誤正確答案:【錯誤】2.1邏輯代數的基本概念1、問題：假定某個電路如圖示，指示燈F和開關A、B、C的邏輯關系表達式為（）。選項：A、B、C、D、正確答案:【】2、問題：如果AB和AC的邏輯值相同,那么B和C的邏輯值一定相同。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：2個邏輯函數的函數表達式不同，真值表相同，則這兩個邏輯函數不相同。選項：A、正確B、錯誤正確答案:【錯誤】2.2邏輯代數的基本定理和規則1、問題：選項：A、B、C、D、正確答案:【2、問題：】選項：A、正確B、錯誤正確答案:【正確】3、問題：異或邏輯與同或邏輯的關系既互為相反，又互為對偶。選項：A、正確B、錯誤正確答案:【正確】2.3邏輯表達式的形式與變換1、問題：選項：A、2,3,7B、3,4,7C、2,5,7D、2,6,7正確答案:【2,6,7】2、問題：任何有限的邏輯關系，不論多復雜，其邏輯函數都可通過邏輯變量的與、或、非三種運算符加以實現，而邏輯函數表達式的基本形式是唯一的。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：一個邏輯變量有0和1兩種可能的取值，因此，一個n變量的邏輯函數有2n個最小項。選項：A、正確B、錯誤正確答案:【錯誤】4、問題：選項：A、正確B、錯誤正確答案:【錯誤】2.4邏輯函數代數化簡法1、問題：選項：A、ABB、BCC、AB+BCD、(A+C)B正確答案:【AB+BC】2、問題：選項：A、B、C、D、正確答案:【3、問題：】選項：A、B、C、D、正確答案:【4、填空題：】正確答案:【B】邏輯函數卡諾圖化簡法1、問題：邏輯函數F(A，B，C，D)=∑m（2,7,8,12,13,14,15）的卡諾圖，下面畫法正確的是（）。選項：A、B、C、D、正確答案:【】2、問題：利用卡諾圖化簡法化簡邏輯函數時，得到的最簡與或表達式是唯一的。選項：A、正確B、錯誤正確答案:【錯誤】第二章單元測驗1、問題：選項：A、B、C、D、正確答案:【】2、問題：邏輯函數F(A,B,C)=(A+B)(B+C)(A+C)的最簡與或表達式是()。選項：A、AB+ACB、AB+BCC、AC+BCD、AB+AC+BC正確答案:【AB+AC+BC】3、問題：將邏輯函數最小項之和”的簡寫形式是（）。選項：表示成“A、B、C、D、正確答案:【】4、問題：用卡諾圖化簡法求邏輯函數的最簡與或表達式和最簡或與表達式分別為（）。選項：A、；B、；C、；；D、正確答案:【；】5、問題：根據反演規則和對偶規則可寫出邏輯函數的反函數=（），對偶函數=（）。選項：A、；B、；；C、D、；正確答案:【；】6、問題：如果A+B和A+C的邏輯值相同，且AB和AC的邏輯值相同，那么B和C的邏輯值一定相同()選項：A、正確B、錯誤正確答案:【正確】7、問題：由n個變量構成的兩個不同最小項mi和mj，滿足mi+mj=1。()選項：A、正確B、錯誤正確答案:【錯誤】8、問題：用邏輯代數公理、定理和規則可以證明。選項：A、正確B、錯誤正確答案:【正確】9、問題：用代數法化簡邏輯函數，其最簡“與-或”表達式為選項：。A、正確B、錯誤正確答案:【錯誤】10、填空題：在利用卡諾圖進行邏輯函數化簡的時候，包含16個小方格的卡諾圈可以消去（）個變量。正確答案:【4】3.1數字集成電路的分類1、問題：根據所采用的半導體器件不同，集成電路可以分為雙極型集成電路和MOS集成電路兩大類。選項：A、正確B、錯誤正確答案:【正確】2、問題：相對而言，MOS型集成電路的特點是速度快、負載能力強、但功耗較大、結構較復雜。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：MOS型集成電路可以分為PMOS，NMOS和CMOS等類型。選項：A、正確B、錯誤正確答案:【正確】3.2半導體器件的開關特性1、問題：影響二極管開關速度的主要因素是（）選項：A、開通時間B、關閉時間C、轉換時間D、反向恢復時間正確答案:【反向恢復時間】2、問題：半導體三極管因為其有飽和、截止、放大三種工作狀態，所以其不可以作為開關元件使用。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：當三極管的基極電壓小于0時，發射結和集電結均處于正偏狀態，三極管工作在飽和狀態。選項：A、正確B、錯誤正確答案:【錯誤】3.3簡單邏輯門電路1、填空題：邏輯設計的最小單位是（）。正確答案:【邏輯門】3.4TTL型集成門電路1、問題：反映TTL與非門輸入高電平時抗干擾能力的外部特性參數是（）。選項：A、開門電平B、關門電平C、扇入系數D、扇出系數正確答案:【開門電平】2、問題：輸出端與輸出端可以直接連接，實現“線與”的門電路有()。選項：A、TTL與非門B、CMOS與非門C、集電極開路與非門D、CMOS傳輸門正確答案:【集電極開路與非門】3、問題：三態輸出門有3種輸出狀態，輸出高電平、輸出低電平和工作狀態。選項：A、正確B、錯誤正確答案:【錯誤】3.5MOS型集成門電路1、問題：下圖所示CMOS電路實現的邏輯是（）選項：A、B、C、D、正確答案:【】2、問題：N溝道增強型MOS管有截止和飽和導通兩種工作狀態。選項：A、正確B、錯誤正確答案:【錯誤】3.6正邏輯和負邏輯1、問題：正邏輯的與非門等效于負邏輯的或非門。選項：A、正確B、錯誤正確答案:【正確】2、問題：如果將一個正邏輯門的所有輸入都反相，則該正邏輯門轉換為負邏輯門。選項：A、正確B、錯誤正確答案:【錯誤】4.1邏輯電路的分類1、問題：邏輯電路按照是否具有記憶功能分為同步時序邏輯電路和組合邏輯電路。選項：A、正確B、錯誤正確答案:【錯誤】2、問題：從電路結構看，由邏輯門電路組成，不包含任何記憶元件的就是組合邏輯電路。選項：A、正確B、錯誤正確答案:【錯誤】4.2組合邏輯電路分析1、問題：下圖所示組合邏輯電路，其功能是（）選項：A、8421碼轉余3碼B、8421碼轉2421碼C、二進制碼轉格雷碼D、二進制碼轉8421碼正確答案:【二進制碼轉格雷碼】2、問題：下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）選項：A、余3碼B、8421碼對9的補碼C、8421碼對6的補碼D、2421碼正確答案:【8421碼對9的補碼】組合邏輯電路設計1、問題：利用卡諾圖化簡函數F(A，B，C，D)=∑m（7,11,12,13,14,15）+∑d（0,2,3,8,10）,求出的最簡表達式是（）選項：A、B、C、D、正確答案:【】2、問題：設計一個判斷輸入8421碼表示的十進制數是否大于5的組合邏輯電路，至少需要（）個邏輯門。選項：A、1B、2C、3D、4正確答案:【2】3、問題：設計一個奇偶檢測器，當輸入的4位代碼中1的個數為偶數時，輸出為1，否則輸出為0，該電路（無反變量輸入）只需要3個異或門。選項：A、正確B、錯誤正確答案:【錯誤】組合邏輯電路中的險象1、問題：下列不屬于組合邏輯電路中消除險象方法的是（）選項：A、增加冗余項B、增加慣性延時環節C、選通法D、增加觸發器正確答案:【增加觸發器】2、問題：組合邏輯電路中的險象是一種非瞬態現象，能夠永久的破壞正常的邏輯關系。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：選項：A、正確B、錯誤正確答案:【正確】第四章單元測驗1、問題：對應邏輯電路可能產生險象的表達式是()選項：A、B、C、D、正確答案:【】2、問題：下圖所示組合邏輯電路，其功能是（）。選項：A、8421碼轉余3碼B、8421碼轉2421碼C、二進制碼轉格雷碼D、二進制碼轉8421碼正確答案:【8421碼轉余3碼】3、問題：關于下面圖示電路的功能，描述正確的是（）。選項：A、輸入變量ABC中只要有1個變量取值為1，輸出為1。B、輸入變量ABC中只要有2個或2個以上的變量取值為0，輸出為1。C、輸入變量ABC中只要有2個或2個以上的變量取值相同，輸出為1。D、當輸入變量ABC中3個變量的取值相同，輸出為1。正確答案:【當輸入變量ABC中3個變量的取值相同，輸出為1。】4、問題：對于下圖所示電路，如果改用異或門實現該電路功能，至少需要（）個2輸入的異或門。選項：A、1B、2C、3D、4正確答案:【2】5、問題：設計一個組合邏輯電路，該電路輸入為一位十進制數的2421碼ABCD，當輸入的數為素數時，輸出F為1，否則F為0，則輸出函數F的卡諾圖是（）。選項：A、B、C、D、正確答案:【】6、問題：請問如下圖所示組合邏輯電路，下述描述錯誤的是（）。選項：A、該電路會發生險象。B、該電路當A=C=0時會發生險象。C、該電路會發生“0”型險象。D、該電路可以通過增加冗余項(A+C)消除險象。正確答案:【該電路會發生“0”型險象。】7、問題：組合邏輯電路在任何時刻產生的穩定輸出值僅僅取決于該時刻各輸入值的組合，而與過去的輸入值無關。選項：A、正確B、錯誤正確答案:【正確】8、問題：下圖所示電路是一個組合邏輯電路。選項：A、正確B、錯誤正確答案:【錯誤】9、問題：組合邏輯電路的輸出與輸入的關系可用真值表和邏輯函數描述。選項：A、正確B、錯誤正確答案:【正確】10、填空題：實現2個3位二進制數相乘的組合電路，應有（）個輸出函數正確答案:【6】觸發器1、問題：觸發器的（）是觸發器從現態轉移到某種狀態時，對輸入條件的要求。選項：A、狀態表B、功能表C、激勵表D、真值表正確答案:【激勵表】2、問題：鐘控JK觸發器的次態方程為選項：。A、正確B、錯誤正確答案:【錯誤】3、問題：維持阻塞D觸發器是一種存在“一次翻轉”的邊沿觸發器。選項：A、正確B、錯誤正確答案:【錯誤】第三章單元測驗（2）1、問題：在下列觸發器中，輸入沒有約束條件的是（）。選項：A、時鐘R-S觸發器B、基本R-S觸發器C、主從J-K觸發器D、維持阻塞D觸發器正確答案:【維持阻塞D觸發器】2、問題：已知電路如下圖a所示，兩個觸發器的初始狀態均為0，如果輸入端時鐘CP的波形如下圖b所示，則輸出端Q1的波形為圖b中的（）圖a圖b選項：A、（1）B、（2）C、（3）D、（4）正確答案:【（1）】3、問題：鐘控RS觸發器的次態方程為（）。選項：A、B、C、D、正確答案:【】4、問題：如下圖（a）所示為三態門組成的總線換向開關電路，其中，A、B為信號輸入端，分別送兩個頻率不同的信號；EN為換向控制端，輸入信號和控制電平波形如圖（b）所示，則Y1、Y2的波形如圖（b）所示。（b）選項：A、正確B、錯誤正確答案:【錯誤】5、問題：在下圖（a）所示的D觸發器電路中，設觸發器初態為0，若輸入端D的波形如圖（b）所示，則輸出端Q的波形如圖（b）所示。（b）選項：A、正確B、錯誤正確答案:【正確】時序邏輯電路基礎1、問題：在同步時序邏輯電路中，常常用（）來描述電路的邏輯功能。選項：A、真值表B、狀態圖C、卡諾圖D、時間圖正確答案:【狀態圖#時間圖】2、問題：時序邏輯電路結構上由組合電路和存儲電路兩部分組成，通過反饋回路將兩部分連成一個整體。選項：A、正確B、錯誤正確答案:【正確】3、問題：在同步時序邏輯電路中，對時鐘脈沖的寬度和頻率沒有要求。選項：A、正確B、錯誤正確答案:【錯誤】4、問題：以觸發器狀態作為電路輸出的同步時序邏輯電路屬于Mealy型電路。選項：A、正確B、錯誤正確答案:【錯誤】同步時序邏輯電路分析1、問題：分析下圖所示邏輯電路。假定電路初始狀態為“00”，該電路的邏輯功能為（）。選項：A、可重疊110序列檢測器B、不可重疊110序列檢測器C、可重疊111序列檢測器D、不可重疊111序列檢測器正確答案:【可重疊111序列檢測器】2、問題：在同步時序邏輯電路中，將所有使用的由下降沿觸發的鐘控觸發器改為同種類的上升沿觸發的鐘控觸發器，對電路的功能沒有影響。選項：A、正確B、錯誤正確答案:【正確】3、填空題：已知某電路的狀態圖如下圖所示，如果初始狀態為00，輸入序列為011011011101(從左側依次輸入)，則輸出序列為（）。正確答案:【000010010001】同步時序邏輯電路設計過程1、問題：如下圖所示的原始狀態表，其中的等效對有（）。選項：A、B和FB、D和EC、A和FD、C和D正確答案:【A和F#C和D】2、問題：根據相鄰編碼法原則一定能得到最佳狀態編碼。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：在同步時序邏輯電路中，設最簡狀態表中的狀態數為n，二進制代碼的位數為m，則選項：。A、正確B、錯誤正確答案:【錯誤】同步時序邏輯電路設計實例1、問題：設計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發器選項：A、1B、2C、3D、4正確答案:【3】2、問題：在所設計的電路中觸發器所能表示的狀態數大于有效狀態數時，只需要檢查無效狀態時，是否會出現錯誤輸出，以免電路產生掛起現象。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：同步邏輯電路設計中，狀態化簡的目的是使電路達到最簡。選項：A、正確B、錯誤正確答案:【正確】第五章單元測試1、問題：同步時序電路設計中，狀態編碼采用相鄰編碼法的目的是()。選項：A、減少電路中的觸發器B、提高電路速度C、減少電路中的連線D、減少電路中的邏輯門正確答案:【減少電路中的邏輯門】2、問題：構造一個模12同步計數器，至少需要（）個觸發器。選項：A、2B、3C、4D、12正確答案:【4】3、問題：已知描述某同步時序電路的狀態圖如下圖所示，假定輸入序列為x=11010010，初始狀態為A，初始輸出為0。如果包括初始狀態，電路的狀態響應序列是（），對應的輸出響應序列是（）。選項：A、AABCBBCAB；000001001B、AABCBBCAB；000001000C、AAABCBBCB；000001001D、AAABCBBCB；000001000正確答案:【AAABCBBCB；000001001】4、問題：如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。選項：A、Mealy；模4加1計數器B、Moore；模4減1計數器C、Mealy；模4可逆計數器D、Moore；模4可逆計數器正確答案:【Mealy；模4可逆計數器】5、問題：對于下表所示原始狀態表，化簡后的最簡狀態表有（）個狀態，實現電路至少需要（）個觸發器。選項：A、3；2B、4；2C、5；3D、6；3正確答案:【3；2】6、問題：判斷兩個狀態等效，要求這兩個狀態在一位輸入的各種取值組合下必須滿足（）。選項：A、次態相同。B、次態交錯或為各自現態。C、次態循環或為等效對。D、輸出相同。正確答案:【輸出相同。】7、問題：一個Moore型同步可重疊的“1011”序列檢測器的狀態圖是（）。選項：A、B、C、D、正確答案:【】8、問題：用T觸發器作為同步時序電路的存儲元件，實現下所示二進制狀態表的功能時，下列描述正確的是（）。選項：A、該電路是一個moore型電路。B、電路的激勵函數C、電路的激勵函數D、電路的輸出函數正確答案:【電路的激勵函數】9、問題：下面關于同步時序邏輯電路描述正確的有（）。選項：A、具有對過去輸入進行記憶的功能。B、一定存在任意類型的觸發器。C、電路的時鐘頻率要求保證前一個脈沖引起的電路響應完全結束后，后一個脈沖才能到來。D、電路的輸出與當前的輸入無關，僅僅與過去的輸入相關。正確答案:【具有對過去輸入進行記憶的功能。#電路的時鐘頻率要求保證前一個脈沖引起的電路響應完全結束后，后一個脈沖才能到來。】10、問題：下面關于mealy型和moore型同步時序邏輯電路描述正確的有（）。選項：A、mealy型電路與moore型電路的主要區別在于mealy型電路的輸出只與當前狀態相關，而moore型電路的輸出與當前輸入和狀態相關。B、mealy型電路比moore型電路簡單，因為moore型電路一般比mealy型電路多一個狀態。C、mealy型電路比moore型電路靈敏，因為mealy型電路的輸入一旦改變，輸出就可能改變，而moore型電路的輸出需要時鐘脈沖使觸發器狀態改變后才能夠改變。D、moore型電路比mealy型電路穩定，因為moore型電路的輸出至少保持一個時鐘周期，而mealy型電路在一個時鐘周期內可能多次改變。正確答案:【mealy型電路比moore型電路簡單，因為moore型電路一般比mealy型電路多一個狀態。#mealy型電路比moore型電路靈敏，因為mealy型電路的輸入一旦改變，輸出就可能改變，而moore型電路的輸出需要時鐘脈沖使觸發器狀態改變后才能夠改變。#moore型電路比mealy型電路穩定，因為moore型電路的輸出至少保持一個時鐘周期，而mealy型電路在一個時鐘周期內可能多次改變。】11、問題：描述時序邏輯電路的常用方法有（）。選項：A、狀態表和狀態圖B、邏輯真值表C、時間圖D、激勵函數和輸出函數表達式正確答案:【狀態表和狀態圖#時間圖#激勵函數和輸出函數表達式】12、問題：分析下圖所示邏輯電路。假定電路初始狀態為“000”，下列描述正確的有（）。選項：A、這是一個Moore型的同步時序邏輯電路。B、電路狀態的改變發生在CP時鐘的下降沿。C、電路的功能是一個模6的計數器。D、電路存在無效狀態，具有自啟動功能。正確答案:【這是一個Moore型的同步時序邏輯電路。#電路存在無效狀態，具有自啟動功能。】13、問題：在同步時序邏輯電路中，電路狀態是由任意觸發器組成的存儲電路來保存的。選項：A、正確B、錯誤正確答案:【錯誤】14、問題：相同功能的Moore型時序電路比Mealy型時序電路多一個狀態，因此Moore型比Mealy型的時序電路多一個觸發器。選項：A、正確B、錯誤正確答案:【錯誤】15、問題：在設計同步時序邏輯電路時，實現相同功能，使用D觸發器的電路一定比使用JK觸發器的電路簡單。選項：A、正確B、錯誤正確答案:【錯誤】異步時序邏輯電路的特點與分類1、問題：脈沖異步時序電路的輸入信號應該是()。選項：A、電平信號B、模擬信號C、脈沖信號D、中規模信號正確答案:【脈沖信號】2、問題：異步電平時序邏輯電路的存儲電路一般是由觸發器組成的。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：脈沖異步時序邏輯電路的輸出信號一定是脈沖信號。選項：A、正確B、錯誤正確答案:【錯誤】脈沖異步時序邏輯電路1、問題：下圖所示電路的功能是（）。選項：A、模2計數器B、模3計數器C、模4計數器D、模5計數器正確答案:【模4計數器】2、問題：對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。選項：A、001B、011C、111D、100正確答案:【001#100】3、問題：在脈沖異步時序邏輯電路中，將所有使用的由下降沿觸發的鐘控觸發器改為同種類的上升沿觸發的鐘控觸發器，對電路的功能沒有影響。選項：A、正確B、錯誤正確答案:【錯誤】電平異步時序邏輯電路1、問題：電平異步時序邏輯電路工作的基本條件有（）。選項：A、不允許兩個或兩個以上的輸入信號同時變化B、輸入信號變化引起的電路響應必須完全結束，輸入信號才能夠再次變化C、不允許輸入是脈沖信號D、不允許兩個或兩個以上的輸入信號同時為高電平正確答案:【不允許兩個或兩個以上的輸入信號同時變化#輸入信號變化引起的電路響應必須完全結束，輸入信號才能夠再次變化】2、問題：某2輸入1輸出電平異步時序邏輯電路的有效輸入序列可以是00-01-10-11-00-10-11-01-00。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：在組合邏輯電路中，臨界競爭會導致錯誤的輸出，但不會改變電路的功能；而在電平異步時序邏輯電路中，臨界競爭會導致電路狀態轉換的不可預測，從而改變電路的預定功能。選項：A、正確B、錯誤正確答案:【正確】常用中規模組合邏輯電路1、問題：二進制并行加法器使用先行進位的主要目的是()。選項：A、降低成本B、減少芯片面積C、提高運算速度D、提高可靠性正確答案:【提高運算速度】2、問題：在正常工作時，3-8線譯碼器74138的使能端選項：的值為()。A、000B、100C、011D、111正確答案:【100】3、問題：使用8路選擇器實現4變量邏輯函數F(A,B,C,D),使用ABC作為控制變量，數據輸入端D0-D7可能的值有()。選項：A、DB、CDC、C+DD、1正確答案:【D#1】常用中規模時序邏輯電路1、問題：實現模選項：的加法計數需要（）片74193。A、1B、2C、3D、4正確答案:【2】2、問題：下面圖示的電路可以實現（）功能。選項：A、二進制模十計數器B、8421碼模十計數器C、5421碼模十計數器D、2421模十計數器正確答案:【5421碼模十計數器】3、問題：為了實現計數功能，集成寄存器74194的控制端S0S1可以是（）。選項：A、00B、01C、10D、11正確答案:【01#10】常用中規模信號產生電路1、問題：用5G555構成的施密特觸發器具有（）個穩態選項：A、1B、2C、3D、4正確答案:【2】2、問題：集成定時器5G555的CO端（引腳5）在不外接控制電壓時，通過一個小電容接地，目的是防止旁路的低頻干擾。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：施密特觸發器可以將三角波或任意形狀的模擬信號波形轉換成正弦波。選項：A、正確B、錯誤正確答案:【錯誤】常用的中規模信號變換電路1、問題：一個n位的D/A換器的分辨率為（）。選項：A、nB、C、D、正確答案:【】2、問題：通常，使用參數（）來衡量D/A轉換器的轉換速度。選項：A、分辨率B、非線性誤差C、絕對精度D、建立時間正確答案:【建立時間】3、問題：模數轉換過程中，經過采樣和保持后，信號值就轉換成了數字量。選項：A、正確B、錯誤正確答案:【錯誤】第七章單元測試1、問題：二進制并行加法器使用先行進位的主要目的是()選項：A、降低成本B、減少芯片面積C、提高運算速度D、提高可靠性正確答案:【提高運算速度】2、問題：在正常工作時，3-8線譯碼器74138的使能端選項：的值為()A、000B、100C、110D、111正確答案:【100】3、問題：實現模選項：的加法計數需要（）片74193。A、1B、2C、3D、4正確答案:【2】4、問題：下面圖示的電路可以實現（）功能。選項：A、8421碼模十計數器B、2421碼模十計數器C、5421碼模十計數器D、余三碼模十計數器正確答案:【5421碼模十計數器】5、問題：關于優先編碼器74148，下面說法正確的是（）選項：A、任何時刻只允許有一個按鍵按下B、按鍵的下標越大，其優先級越高C、有四個輸入，8個輸出D、Os為控制輸入端正確答案:【按鍵的下標越大，其優先級越高】6、問題：關于四位二進制并行加法器74283，下面說法正確的是（）選項：A、它有9個輸入端，5個輸出端B、它可以實現代碼轉換C、它可以實現加法運算D、它可以實現減法運算正確答案:【它有9個輸入端，5個輸出端#它可以實現代碼轉換#它可以實現加法運算#它可以實現減法運算】7、問題：關于計數器74290，下面說法正確的是選項：A、它可以實現模小于10的任意計數器B、它可以實現8421碼模10計數器C、它可以實現2421碼模10任意計數器D、其內部包含四個觸發器正確答案:【它可以實現模小于10的任意計數器#它可以實現8421碼模10計數器#其內部包含四個觸發器】8、問題：使用8路選擇器實現4變量邏輯函數F(A,B,C,D),使用ABC作為控制變量，數據輸入端D0-D7可能的值有()。選項：A、DB、CDC、C+DD、1正確答案:【D#1】9、問題：為了實現計數功能，集成寄存器74194的控制端S0S1可以是（）。選項：A、00B、01C、10D、11正確答案:【01#10】PLD概述1、問題：下圖所示的PLD連接表示的輸出函數表達式F等于（）。選項：A、B、C、D、正確答案:【】2、問題：PLD的一般結構由輸入電路、與陣列和輸出電路組成。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：根據集成度，通常將PLD分為低密度可編程邏輯器件、中密度可編程邏輯器件和高密度可編程邏輯器件。選項：A、正確B、錯誤正確答案:【錯誤】低密度可編程邏輯器件1、問題：用PROM設計一個2位二進制平方器，實現該平方器需要的容量至少為（）。選項：A、B、C、D、正確答案:【】2、問題：可編程陣列邏輯PAL是由一個不可編程的與陣列和一個可編程的或陣列組成。選項：A、正確B、錯誤正確答案:【錯誤】3、問題：利用PAL器件可以靈活實現各種組合邏輯功能，但不能實現時序邏輯電路功能。選項：A、正確B、錯誤正確答案:【錯誤】高密度可編程邏輯器件1、問題：現場可編程門陣列FPGA的基本結構由（）組成選項：A、可編程配置塊B、可編程輸入/輸出C、可編程互聯資源D、可編程或陣列正確答案:【可編程配置塊#可編程輸入/輸出#可編程互聯資源】2、問題：現場可編程門陣列FPGA的設計流程中，下列屬于規劃設計階段的工作有（）。選項：A、確定系統功能和模塊劃分B、創建或添加設計源文件、約束文件C、選擇合適的設計方案D、生成邏輯連接網表正確答案:【確定系統功能和模塊劃分#選擇合適的設計方案】3、問題：現場可編程門陣列FPGA的設計流程中，綜合后仿真又稱時序仿真，加入了走線延時信息，使得仿真與FPGA本身運行狀態一致。選項：A、正確B、錯誤正確答案:【錯誤】2021年秋季測試客觀題1、問題：已知二進制數10011000，用8421碼表示為（），用格雷碼表示為（）。選項：A、000101010010,000111111011B、10011000,10101011C、000101010010,11010100D、10011000,11010100正確答案:【000101010010,11010100】2、問題：根據反演規則和對偶規則可寫出邏輯函數的反函數為（），對偶函數為（）。選項：A、B、，，，C、D、,正確答案:【,】3、問題：已知電路如下圖（a）所示，兩個觸發器的初始狀態均為0，如果輸入端時鐘CP的波形如下圖（b）所示，，則輸出端Q2的波形為圖（b）中的（）。選項：A、（1）B、（2）C、（3）D、（4）正確答案:【（2）】4、問題：分析下圖所示觸發器電路，其特征方程為（），電路輸入端AB（）約束。選項：A、B、C、D、，有，無，有，無正確答案:【，無】5、問題：下圖所示組合邏輯電路，其功能是（）。選項：A、2位二進制加法器B、2位二進制減法器C、2位二進制乘法器D、2位二進制除法器正確答案:【2位二進制加法器】6、問題：已知邏輯函數，如果用與非門實現該函數邏輯功能，且有反變量提供，那么電路至少需要（）個與非門，至少需要（）種芯片。選項：A、3，1B、3，2C、4，2D、5，2正確答案:【3，1】7、問題：已知描述某同步時序電路的狀態圖如下圖所示，假定輸入序列為x=01011011，初始狀態為A，則電路的狀態序列為（），輸出響應序列為（）。選項：A、ABCDBCDB，00001001B、ABCDBCDB，00001000C、ABCDAABB，00001000D、ABCDBCDA，00001001正確答案:【ABCDBCDB，00001001】8、問題：如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。選項：A、Mealy，可自啟模6計數器B、Moore，可自啟模6計數器C、Mealy，不可自啟模6計數器D、Moore，不可自啟模6計數器正確答案:【Moore，不可自啟模6計數器】9、問題：假定描述一個同步時序電路的最簡狀態表中有5個狀態，則該電路中有（）個觸發器，電路中存在（）個多余狀態。選項：A、2，1B、3，2C、3，3D、4，3正確答案:【3，3】10、問題：用3線-8線譯碼器74138（邏輯符號如下圖所示）和與非門實現函數的功能時，74138的輸出端（）連接與非門。選項：A、B、C、D、正確答案:【】11、問題：已知電路圖如下圖所示，當多路選擇器的選擇輸入端AB=10的時候，計數器74193工作在（），計數器的模為（）。選項：A、累加計數狀態，模6B、累加計數狀態，模14C、累減計數狀態，模6D、累減計數狀態，模14正確答案:【累加計數狀態，模14】12、問題：使用PROM設計兩個2位二進制數的乘法器，需要的容量至少為（）。選項：A、B、C、4-10-4D、4-12-4正確答案:【】13、問題：下面關于邏輯函數的描述，正確的有（）。選項：A、邏輯函數的最簡與或和或與表達式是唯一的。B、邏輯函數的標準與或和標準或與表達式是唯一的。C、同一邏輯函數的最小項和最大項的數目是一致的。D、4變量邏輯函數的最大項和最小項之間滿足關系正確答案:【邏輯函數的標準與或和標準或與表達式是唯一的。#同一邏輯函數的最小項和最大項的數目是一致的。】14、問題：已知邏輯函數F(A，B，C，D)=∑m(2,3,4,5,6,7)+∑d(12,13),使用卡諾圖化簡法，則該函數F的最簡與或表達式有（），最簡或與表達式有（）。選項：A、，，B、C、，D、，正確答案:【，#，】15、問題：下列關于觸發器的描述，正確的有（）。選項：A、或非門構成的基本RS觸發器的次態方程為。B、根據基本RS觸發器的邏輯符號不能確定它是由與非門構成還是由或非門構成的。C、一個觸發器有且只有兩個穩定狀態。D、除了時鐘R-S觸發器，其他鐘控觸發器的輸入沒有約束條件。正確答案:【或非門構成的基本RS觸發器的次態方程為個觸發器有且只有兩個穩定狀態。】。#一16、問題：分析下圖所示電路，下列描述正確的有（）。選項：A、電路有3個變量具備競爭條件。B、電路會產生“1”型險象。C、利用卡諾圖法判斷時，卡諾圖上相切有2處，即電路產生險象的條件組合有2種。D、當B=1，C=0，D=1時，電路產生險象。正確答案:【電路有3個變量具備競爭條件。#電路會產生“1”型險象。#當B=1，C=0，D=1時，電路產生險象。】17、問題：下面關于Mealy型電路和Moore型電路，描述正確的有（）。選項：A、時序電路設計時，相同功能的Mealy型電路比Moore型電路少一個狀態。B、時序電路設計時，相同功能的Mealy型電路比Moore型電路少一個觸發器。C、同步時序邏輯電路中，mealy型電路的輸出可能會出現持續時間很短的尖脈沖。D、脈沖異步時序邏輯電路中，mealy型電路的輸出一般是電平信號。正確答案:【時序電路設計時，相同功能的Mealy型電路比Moore型電路少一個狀態。#同步時序邏輯電路中，mealy型電路的輸出可能會出現持續時間很短的尖脈