PAGEPAGE5高速數字電路設計及EMC設計

目錄1.2.3對FR-4材料（εr在4.5~5之間）：75Ω微帶線，w≈h；50Ω微帶線，w≈2h；25Ω微帶線，w≈3.5h。75Ω帶狀線，w=h/8；50Ω帶狀線，w=h/3。1.2.4同軸線（coaxialcable1.2.5雙絞線（twisted-paircable）1.2.6等間隔的電容負載的影響傳輸線的有效阻抗和傳輸延遲將發生變化：對單個負載電容的情況也可以這樣計算。1.3常見高速電路1.3.1ECL（EmitterCoupledLogic）電路特點：①非飽和邏輯，克服擴散電容的影響，工作速度很高；②射極跟隨器輸出，驅動能力很強。③高電平-0.88V左右，低電平–1.72V左右。④根據速度不同有10K(包括10H)、100K(300K)、100M、100EL系列器件可供選用。1.3.2CML（CurrentModeLogic）電路以Philips器件為例介紹其輸入、輸出特點：①低電壓擺幅（200~400mVpp），干擾、輻射?。虎谳斎?0Ω阻抗；③地平面作參考電壓（而ECL為-2V）；④信號差分傳輸。Vcc。1.3.3GTL（GunningTransceiverLogic）電路Vcc。Vcc。。特點：①低功耗；Vcc。。②工作頻率可達100MHz或200MHz；③電壓擺幅?。╒OLmax=0.4V,VOHmin=1.2V）1.3.4BTL（BackplaneTransceiverLogic）電路特點：①驅動能力強，用于重負載背板（IOL=100mA）；②工作頻率小于75MHz；③電壓擺幅比TTL小（VOLmax=1V，VOHmin=2.1V）1.3.5TTL（TransistorTransistorLogic）電路以ABT（AdvancedBiCMOSTechnology）為例。特點：①驅動能力強，IOH達32mA，IOL達64mA；高電平輸出電阻約30Ω,低電平輸出電阻<10Ω；②對于帶阻尼輸出（輸出電阻33Ω左右），高、低電平電流均為12mA；③速度快，上升時間在幾ns范圍，觸發器翻轉頻率可達100MHz以上。1.3.6模數轉換電路—線接收器特點：①將模擬小信號轉換為數字信號；②有不同速度級別的線接收器；③注意輸入信號的共模和差模范圍。1.4常見電路匹配措施1.4.1反射傳輸過程中的任何不均勻(如阻抗變化、直角線)都會引起信號的反射，反射的結果對模擬信號（正弦波）是形成駐波，對數字信號則表現為上升沿、下降的振鈴和過沖。這種過沖一方面形成強烈的電磁干擾，另一方面對后級輸入電路的保護二極管造成損傷甚至失效。一般而言，過沖超過0.7V就應采取措施。在下面的圖中，信號源阻抗、負載阻抗是造成信號來回反射的原因。在實際應用中，通過阻抗匹配、正確布線等措施來減小或消除信號反射。1.4.2終端匹配終端匹配的目的是使ρL盡量小或者等于0。TTL電路的匹配(1)直流匹配一般地，R1∥R2=Z0，在非理想匹配條件下，可取R1∥R2=1.5Z0，既符合TTL電路的噪聲容限，又可節省一定的功耗。（2）交流匹配一般取R、C串聯阻抗值比Z0大一些以降低功耗。對于周期性不強的信號（如幀脈沖），不建議使用交流匹配。ECL電路的匹配（1）單端匹配方式1R1∥R2=Z0，(2)單端匹配方式2R=Z0(3)差分電路匹配R=2Z0，R1要保證ECL輸出電路的偏置電流。對差分電路而言，一般要求兩條信號線并行、等長走線，相距越近越好。這時由于線間耦合電容的因素，傳輸線阻抗的計算在把這種影響考慮進去。差分電路的匹配可以采用兩個獨立的單端匹配方式。對于PECL電路，匹配方式相似，只是將-5.2V換成地，地換成Vcc即可。其它電路對于GTL、BTL電路，由于采用的是開漏、開集輸出的方式，因此負載電阻就是匹配電阻，接在相應的電源上即可。GTL電路是一種基于50Ω阻抗的設計，匹配時要結合信號幅度、偏置電壓、耗合方式等綜合考慮，沒有統一規則。1.4.3始端匹配TTL電路一般取R略小于Z0，由于在終端有一次全反射（ρL=1），在始端的信號波形邊沿有一個臺階，一般不要取這點的信號來設計電路。ECL電路R1≦5.23Z0+7Ω，R<6.23Z0–R1（3）其它電路不推薦使用始端匹配。1.5高速電路設計一般原則和調試方法1.5.1同步邏輯設計高速電路的最優設計，盡量利用一個同步系統時鐘產生各種邏輯，盡量避免依賴于時延來設計系統，避免采用異步邏輯。1.5.18:1的同步復接器設計思路：①同步load；②同步移位。根據上述思路，可以構成下面的基本單元：將8個這樣的功能單元首尾串接，就可以實現同步復接功能。注意：①LOAD信號必須由復接時鐘產生；②LOAD信號為1/8占空比的脈沖信號；③不建議用復接時鐘下降沿產生LOAD信號；④利用分頻器的觸發器固有延遲和二選一組合邏輯的延遲，即可保證復接電路的時序正常。1.5.11∶4的同步分接器設計思路：①同步移位；②同步分接。注意：①所有的電路——定時、移位、分接均由同一高速時鐘CK產生或控制；②CE（時鐘使能）與復接電路的LOAD信號類似，為1/4占空比的脈沖信號；③不建議使用時鐘信號的下降沿。組合邏輯影響時序的一個重要因素。1.5.2了解選用器件的輸入、輸出結構，選用恰當的匹配電路；在考慮節省功耗，電路又能容許的情況下，可適當地引入失配。1.5.3對極高速率（300MHz以上）的信號，一般建議選用互補邏輯，以降低對電源的要求。1.5.4了解每一根高速信號電流的流向（電流環）1.5.5信號的布線、電源和地層的分割，是否符合微帶線、帶狀線的要求？高速信號要有回路地相配（不是屏蔽地）1.5.6電源濾波1.5.7對很高速度的信號要估算其走線延遲。1.5.8在滿足速度要求的前提下，盡量選用工作速率低的器件。1.5.9差分線盡量靠近走線終端匹配元件一定要放在最靠近傳輸線末端的地方。集總參數電路，增加阻尼、降低Q值可防止振蕩。1.5.10測試方法：選擇有50Ω輸入的高速示波器，一般自制一個探頭，測量點應盡量靠近所觀察的位置或者需要該信號的實際位置。一般不建議測輸出端的信號波形，與實際使用的位置有一定差別。1.5.11ringing,crosstalk,radiatednoise——數字系統的三種噪聲1.5.12數字信號的絕大部分能量（功率譜密度）集中在fknee之內fknee(tr:10%~90%上升時間)因此電路在超過fknee的頻率范圍對數字信號的影響甚小，在低于fknee的范圍要求電路有平坦的響應，以保證理想的波形。1.5.13延時：FR4PCB，outertrace:140~180ps/inchinnertrace:180ps/inch1.5.14集總參數與分布參數系統上升沿長度線長小于1/6上升沿長度時視為集總參數系統，否則為分布參數系統。1.5.15互感、耦合電容的作用（干擾）1.5.16ECL電路的上升時間、下降時間的計算tr=2.2RE·CL（RE：等效射極串聯電阻，7Ω；CL：負載電容），VT=-5.2V時，tf=0.164RPD·CLVT=-2V時，tf=0.987RPD·CL1.5.17在數字系統中，耦合電容引起的串擾比起互感引起的串擾要小。1.5.18傳輸通道包括器件封裝、PCB布局、連接器，至少在fknee的范圍內要有平坦的頻響，以保證信號不失真，否則信號在收端可能會遇到上升時間劣化、過沖、振鈴、lump等現象。1.5.19阻容負載對電流變化的作用，電阻上電容上互感串擾中電流的影響，反比于上升時間tr。例：TTL驅動50pF負載，設△V=3.7V,tr=2ns,ECL驅動50Ω負載，設△V=1V,tr=0.7ns,1.5.20噪聲容限（noiseimmunity）：以10H189器件為例為什么需要容限？容限是為了補償數字信號在實際系統中不夠理想的傳輸和接收。若沒有適當的容限，系統在下述信號畸變的場合將不能工作：1、直流電流在不同器件的地間形成電位差，因此發送、接收器件的參考地有電位差；2、高速回流電流在地通道的電感上產生壓降，引起器件間電位差；3、鄰線上的信號通過電容耦合或互感引入串擾，疊加到接收信號上；4、振鈴、反射、長線使信號畸變；5、某些器件的閾值電壓是溫度的函數。對高速系統，2～4項表現尤為突出對10KH器件為17.8％，對74AS器件為9.1％，可見ECL比TTL器件有更好的噪聲容限。1.5.21地反彈（groundbounce）由于輸出的開關引起的內部地參考電壓的偏移稱為地反彈。地反彈電壓VGND和輸出電壓相比較小，因此對發送信號影響不大，主要影響接收，相當于疊加在輸入信號上的一個噪聲信號。若有多個輸出同時開關，則噪聲電壓將增加若干倍。幾種封裝的引線電感： 減小地反彈的辦法：低開關速度；②封裝時增加地引線；功率級另外分配電源腳；輸入電路分配一個地參考引腳；⑤差分輸入。1.5.22寄生電容StrayCapacitance的影響：對于高輸入阻抗電路影響尤為嚴重相鄰管腳間電容：PIP14――4pF，PLCC68――7pF。1.5.23示波器探針的電氣模型，(RS太小時會引起頻響曲線出現尖峰)Q=1，16％過沖；Q＝2，44％過沖；Q<0.5，無過沖（指階躍響應）。地環的影響：上升時間加長，拾取寄生信號（互感）實際上升時間（tr：信號上升時間，τ：測量電路時間常數）1.5.2421:1探針：由于增加了1KΩ輸入電阻，上升時間減小，加大電阻時會為得更小。其受到的限制是電阻上的旁路電容，在高頻時會引入不必要的功率至同軸線，解決辦法是采用下面的網絡，獲得平坦的頻響（商用示波器探頭采用這一技術）：1.5.25趨膚效應（skineffect）：在高頻時導線表面附近的電流密度加大，而中心部分的電流密度減小。趨膚效應使得導線對高頻信號的衰減增大。趨膚效應的頻率與導體的材料有關。1.5.26對低頻信號，電流流經電阻最小的路徑；對高頻信號，回流路徑的電感遠比其電阻重要，高頻電流流經電感最小的路徑，而非電阻最小的路徑。最小電感回流路徑正好在信號導線的下面，以減小流出和流入電流通路間的環路面積。，K取決于信號上升時間和干擾段長度，這里講到的干擾指互感引起的磁干擾，電容耦合引起的干擾可忽略。1.5.27負載電容對上升時間的影響阻抗匹配時R1＝Z0，RC時間常數為（C為輸入寄生電容），RC濾波器的上升時間為，B點的信號上升時間為：但若減小傳輸線的長度時，在B點所觀察到的線阻抗將降低，這樣會使得B點的信號上升速度加快。對源端匹配的情形，RC時間常數為Z0C，上升時間t1=2.2Z01.5.28直流匹配和交流匹配的功耗比較如果驅動信號高、低電平的時間大致相等（DC－balanced），那么電容C上的平均電壓處于高、低電平中間，負載功耗：而對于直流匹配：額外消耗的功率直接從Vcc經過R2、R3流到地。1.5.29電源系統設計原則1、芯片間使用低阻抗地連接（通常是地平面）；2、不同芯片的電源腳間的阻抗也應盡量?。?、電源和地之間應當有低阻抗通路（旁路電容或平面間的電容）。(A:inch2,d:inch,C:pF)1.5.30TTL和ECL的混合系統要注意1、使TTL信號和ECL信號線相距一定距離（至少8倍于線離地平面的高度），減小直接串擾；2、若使用＋5V于TTL，-5.2V于ECL，一定要加一個地平面，這樣TTL噪聲泄漏到ECL系統的機會就很??；3、若使用+5V于TTL和ECL，這不是ECL電路的最優工作電壓，但可以工作。最好將+5V平面（非地平面）一分為二，使PCB分割為TTL和ECL的不同區域。進入板內的電源應在TTL側。注意不要有長線穿越兩個+5V區域的邊界。在兩個+5V平面用電流容量足夠大的1μH電感串接，這可以減小TTL噪聲進入ECL系統。4、兩部分間用差分信號傳輸，可獲得最大可靠性。1.5.31電源線上的電磁輻射防護1、用旁路電容限制電路板上交流電流的泄漏；2、在電源線上串接共模扼流圈（commonmodechoke）以抑制流經線中的共模電流；3、布線靠近，減小磁輻射面積；4、將電源線用金屬屏蔽體蓋住，其每端都接至底座地（chassisground）。1.5.32旁路電容的選取和安裝：每個電容都包含一個寄生串聯電感，稱為leadinductance,packageinductance或者mountinginductance。每個電容還包含一個寄生串聯電阻，稱為等效串聯電阻ESR（equivalentseriesresistance）。0805封裝的電感比1206線電感小，1206大概在1nH左右。安裝表貼電容時，使用大的過孔或多個過孔，且過孔到電容間的連線應盡量短、粗。1.5.33連接器對高速系統的影響互感――引起串擾串聯電感――減緩信號的傳播，產生電磁干擾（EMI）寄生電容――減緩信號傳播。互感的影響：由于電流通路X、Y、Z混疊（overlap），X通路的磁場會在Y、Z通路感應出噪聲電壓。連接器Pin間的寄生電容也會引入噪聲，但比起互感引入的噪聲要小。在輸出端用RC電路可減小上升時間，抑制噪聲。而在接收側放電容，驅動器開關時會增加流過連接器的浪涌電容（SurgeCurrent），情況反而變糟。（a：信號X與Y間距b：信號Y與地線間距c：信號X與地線間距D：連接器PIN直徑H：連接器PIN長度LX，Y：X、Y間環路互感，nH）方程中第二項（地線項）較大。不難看出，減小X、Y與地線間距有助于減小互感。對于多個地回路的情形：這里有兩個信號環路G1、G2，流經連接器D的高速回流信號取決于兩個環的電感之比：而在低頻的情況下，回流取決于環路間的電阻之比。一般而言，環路G1比G2小得多，所以流經D的電流占很小的比例。但即使對小面積的環路，也會面臨輻射的問題。在30MHz以上，FCC和VDE對輻射的限制為100μV/m（在離設備3m處測得）：（E：輻射電場V/m，A：環路面積inch2，Ip：峰值電流A，tr：上升時間S，FCLOCK：時鐘頻率Hz）減小連接輻射的一些有效規則：在連接器B上多安排地，減小信號與地的間距，以減小連接器B上的有效輻射環路面積；在連接器B上增加地同時也將減小連接器B的電感，這將減小流經其它環路的電流；連接器盡量靠近；在板A、C的邊沿連續用地連接，以提供低阻抗回流通路；使用可能低速的驅動器件。1.5.34總線：在點對點的應用中，連接器的串聯電感影響其性能。而在多點應用中（multidropbus），多個連接點的寄生電容的積累效應而非源端連接器的串聯電感影響傳送信號。在這種情況希望連接器寄生電容越小越好，哪怕換來的代價是電感加大。電容由幾部分構成：接器pin-to-pin電容；走線電容Cperinch=Td/Z0，（Td：延遲ps/inch）；驅動器、接收器電容。驅動器處于三態時的電容很大，但因為驅動級的大晶體管在關斷時有很大的寄生電容，許多供應商往往不提這項指標。如果沒有速度的要求，可考慮源端接方式（source-terminating）。每個三態門用一個電阻連至總線，接收器可直連至總線，背板上不需要終端電阻。若信號上升時間比傳播時間長，總線可視為集總電路元件（lumped-circuitelement），這時沒有有害的反射，源電阻緩慢對總線的集總電容充電，這里講的源端電阻與源端匹配不同，源端匹配的源電阻等于線阻抗，但只適于點對點的連接。而對多點的情形，沒有防止反射的合適電阻，信號總會在總線兩端來回反射，一般取源電阻大于線阻抗。2、電磁兼容性（ElectromagneticCompatibility）2.1關于電磁兼容性的基本原理2.1.1下面的電路布局有什么問題？應當清楚每個關鍵信號電流的輸出和回流通道。電流流經最小阻抗（Z=R+jX）而不是最小電阻的路徑。一般走線，頻率>3KHz，電抗>電阻。自感隨環路面積的增加而增加對f>10KHz，電流流經的路徑為最小阻抗→最小電抗→最小電感→最小環路。2.1.2走線可穿過回流平面的縫隙嗎？No！2.1.3走線的電感和電容為什么導線對電感最大？2.1.4接地的作用：①為人員和設備的安全；②提供一個信號電壓參考。每個電流需要一個回流通道而不是一個地。信號地≠信號回流。這是單點接地嗎？這里的單點接地有沒有問題？2.1.5信號參考點應在何處接至基底(chassis)接地的作用：①降低輸出線上的共模電壓VCM；②減小對ESD的敏感（susceptibility）；③減小電磁輻射。2.1.6周期信號最大脈沖頻率或20×基頻tR=1ns,fmax=318MHz。尺寸<λ/20尺寸>λ/20集總電路分布電路不需匹配可能要匹配不要控制Z0需控制Z0EM輻射小可能有EM輻射2.1.7EMC三要素干擾源→能量耦合機理→敏感系統耦合機理：傳導（連線――電源線，共用線）電場（電容耦合）→近場磁場（互感耦合）→近場電磁場（輻射）→遠場傳導耦合：磁耦合：開關電流與環路間互感引起電容耦合：由開關電壓、耦合電容、高阻電路引起EM輻射：由高頻源和天線引起減小電磁輻射的措施：減小RF源強度（高速信號差模濾波）減小天線上的共模電流（減小DM向CM的轉化）減小天線長度后者比前者輻射大。應使RF源位于天線末端。使所有金屬結構在同一RF電壓n×半波長＝電路＋電纜長度時，輻射最強！2.1.8共模和差模通過阻抗平衡可減小CM能量向DM能量的轉化。模式選擇濾波器：差模穿通，共模阻塞幅度選擇濾波器：負載阻抗決定的串聯或旁路濾波器：電感、電容的變化：旁路濾波元件的選?。?.1.9減小噪聲的措施①minimizebandwidth(filtering);②uselayouttoprovideselfshielding;③usebalancedcircuits(ex.diff.receivers)2.2信號完整性――減小串擾和信號畸變2.2.1地反彈：是一個IR還是MdI/dt的問題？2.2.2屏蔽一般規則：Selfshieldingoccurswhenthereturncurrentisallowedtosurroundtheoutgoingcurrent.減小串擾的截面和導線布局：將屏蔽導線用作信號回流線：絞線對減小互感：磁屏蔽：shunting—changefluxpathwithahighμmaterialreflection—createopposingfluxwitheddycurrents2.2.3信號畸變信號畸變的形狀可能包含了問題的原因：Ringingindicatesexcessiveinductance.Roundingindicatesexcessivecapacitance.ringing→underdamped→L>R2Crounding→overdamped→C>4L/R2例：R=10Ω,C=20PF，則L>0.5nH引起振鈴。高速傳輸線概念：“electricallylong”meanslength>λ/20orpropagationdelay>tr/4例：1ns上升時間，則線長大于5c2.3通過濾波減小直流電源噪聲EMCforaPCBismostaffectedbytheZ0oftheDCpowerbus.2.3.1：Z0<0.1Ω，excellent;Z0≈1Ω,good;Z0≈10Ω,bad;Z0>100Ω,unacceptable.2.3.2IfDCpowerplanescan’tbeused,thenlumpeddecouplingcapacitorsmustbesizedandplacedcorrectly.Cmax:fser.res.≈fmax,一般規則：MaximizethedistributedcapacitanceintheDCpowerbus.Minimizetheseriesinductanceoflumpeddecouplingcapacitors.2.3.3多層PCB、表貼電容，串聯電感在何處？Preferredlocationfordecouplingcapacitor:onthesiliconchip;insidetheICpackage;directlyaboveorbelowtheICpackage;builtintotheDCpower&returnplanes;onthesurfaceofthecircuitboard.PCBDCpowerbusdecouplingfrequencyandpathofvariouscurrents:2.3.4HowtodistributeDCpowerfromasinglesupplytobothanaloganddigitalcircuits?1.useonlylowimpedancebus?(onepowerandonereturnplane).2.usetwoseparatelowimpedancebuses?(twopowerandtworeturnplanes)3.useonesharedreturnplaneandtwoseparate+VDCdistributionplanesortraces?2.4元件放置與信號層分配模擬、數字混合PCB布局:元件布放原則：①LaterallysegregatecomponentsbytheDCVoltagetheyuse.DonotallowdifferentDCvoltageplanes(+5&±15)tooverlap.②ComponentsusingmultipleDCvoltages(ex.A/D)muststraddletheboundarybetweendifferentvoltageareas.③Keepallconnectorsonthesameedgeoftheboard.Canlowlevelandhighlevelcircuitsshareacommoncurrentreturnplane?Yes,buttheircurrentsandmagneticfieldsmustnotoverlap.對f<10kHz，將低電流和高電流的回流通道隔開。為什么數字輸出會振鈴？多層PCB的分層安排：2.5Reducingconducted&radiatedemission&susceptibility磁輻射的證明：傳導和輻射發射噪聲的原因：DM電流驅動輻射舉例：（高速信號和I/O信號間的磁耦合）規則：Alllowfrequency(kHz)I/OlinesneedHF(MHz)decouplingtothesignalreturn(ground)attheconnectortoreduceVDM.Thesignalreturn(ground)needsaHF(MHz)connectiontothemetalchassisattheconnectortoreduceVCM.注意：Electricallyunconnected(floating)metalcanincreasecapacitivecouplingandEMradiation,typicalexamples:heatsinks,mechanicalparts,unusedwires,crystalcans,capacitorcans.DM電壓驅動輻射：減小DM電壓推動輻射措施：減小DM電壓減小DM帶寬（增加tr）（加RC濾波）減小電容耦合（屏蔽）減小電纜上的ICM（在連接器處將PCB與金屬盒短接）（連接器上加旁路電容C）（連接器上串電感L）屏蔽電纜可能比非屏蔽電纜輻射更強，與屏蔽體的接法有關。Whereshouldshieldbeconnected?OnsideofRFsourceoppositecable.2.6電路板EMC準則總結ComponentPlacementPlacecomponentsontheboardbeforedeterminingconnectorpinassignments.Letthecircuitboardlayoutdictatetheconnectorpinlocationandfunctionassignment.DividethecircuitboardintodifferentDCvoltageareas(12VDCarea,5VDCarea,etc.).LaterallysegregatecomponentsbasedontheDCvoltagethattheyuse.DonotallowdifferentDCvoltageplanestooverlaponeanother.ComponentsusingmultipleDCvoltagesmuststraddletheboundarybetweenthedifferentvoltageareas.Keepallconnectorsonthesameedgeoftheboard.KeepMHzcircuitsawayfromconnectors.DonotallowMHzcircuitstobelocatedbetweenconnectors.KeepallI/Odriversveryclosetotheconnector.AvoidlettingtheI/Olinescometoofarontotheboard.ProvidespaceforshuntcapacitorsonallI/Olines.Locatecomponentstominimizethelengthofhighspeedclocklines.DCPowerDistributionDonotallowdifferentDCvoltageplanestooverlaponeanother.Forexamplethe+5Vand+15Vplanesshouldnotoverlap.BipolarDCvoltageplanes,suchas+15Vand–15V,shouldoverlap.MaximizethedistributedcapacitanceintheDCpowerbus.Ideally,useparallelpowerandreturnplaneswithaZ0<1Ω.Minimizetheseriesinductanceofanylumpeddecouplingcapacitors.Forboardswithpowerandreturnplanes,thisinductanceiscausedbythetracesandviasthatconnectthecapacitortotheplanes.Provideatleastonedecouplingcapacitor(1-100nF)foreachintegratedcircuitDCpowerpin.Providebulkdecoupling(μF)wheretheDCpowercomesontotheboardandattheoutputofeachvoltageregulatorandDC-DCconvertor.Forboardswithpowerandreturnplanes,theintegratedcircuitsshareallthedecouplingcapacitorsontheboard.RoutingofSignalOutputandReturnPathsCurrenttakesthepathofleastimpedance.Above10kHzthisusuallymeansthesmallestloopareapath.Allcriticalsignals(DCpower,highfrequency,largeamplitudeorsmallamplitude)needacloselylocatedreturnpath.Prefersignalandreturntraces<0.1”Treatallcriticalsignalsascurrentloops.Checkeachcriticalloopareabeforetheboardisbuilt.Thereturn(ground)planemayrequiregapstocontrolthepathofkHzcurrents.DonotusegapstocontroltheflowofMHzcurrents.Notraceshouldbepermittedtocrossanygapsinthereturnplane.Asmallloopareaismoreimportantthanshorttracelengths.Thespacingbetweenanytraceandtheboardedgeshouldnotbelessthanthespacingtothereturnplane.SignalIntegrity–ReducingCrosstalkandDistortionSelfshieldingoccurswhenthereturncurrentisallowedtosurroundtheoutgoingcurrent,asinacoaxialcable.Tracesonadjacentlayersshouldbeorientedperpendiculartooneanother.Ringingmayindicateexcessivewiringinductance.Roundingmayindicateexcessivecapacitance.Unintendedsharptransitionsinsignallevelmayindicatereflectionsduetoimpedancemismatches.Separatehighcurrent,lowfrequency(kHz)returnpaths(ground)fromlowcurrentreturnpaths.Connectthehighandlowcurrentreturnstogetheratonlyonepoint.Connect“guardtraces”tothereturnplaneonbothendssothatthetracescanserveasadditionalsignalreturnpaths.Donotallowanyelectricallyfloatingmetal.Connectallmetalfillareastothereturnplane.Connectallunu