計算機組成原理試題3

一、選擇題（共20分，每題1分）

1.直接、間接、立即三種尋址方式指令的執行速度，由快至慢的排序是。

A.直接、立即、間接；

B.直接、間接、立即；

C.立即、直接、間接；

D.立即、間接、直接。

2.存放欲執行指令的寄存器是。

A.MAR；

B.PC；

C.MDR；

D.IRo

3-在獨立請求方式下，若有N個設備，則。

A.有一個總線請求信號和一個總線響應信號；

B.有N個總線請求信號和N個總線響應信號；

C.有一個總線請求信號和N個總線響應信號；

D.有N個總線請求信號和一個總線響應信號。

4.下述說法中是正確的。

A.半導體RAM信息可讀可寫，且斷電后仍能保持記憶；

B.半導體RAM是易失性RAM,而靜態RAM中的存儲信息是不易失的；

C.半導體RAM是易失性RAM,而靜態RAM只有在電源不掉時，所存信息是不

易失的。

5.DMA訪問主存時，向CPU發出請求，獲得總線使用權時再進行訪存，這種情況稱

作。

A.停止CPU訪問主存；

B.周期挪用；

C.DMA與CPU交替訪問；

D.DMA。

6.計算機中表示地址時，采用o

A.原碼；

B.補碼;

C.反碼；

D.無符號數。

7.采用變址尋址可擴大尋址范圍，且。

A.變址寄存器內容由用戶確定，在程序執行過程中不可變；

B.變址寄存器內容由操作系統確定，在程序執行過程中可變；

C.變址寄存器內容由用戶確定，在程序執行過程中可變；

D.變址寄存器內容由操作系統確定，在程序執行過程不中可變；

8.由編譯程序將多條指令組合成一條指令，這種技術稱做o

A.超標量技術：

B.超流水線技術；

c.超長指令字技術；

D.超字長。

9.計算機執行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用控

制方式。

A.延長機器周期內節拍數的；

B.異步；

C.中央與局部控制相結合的；

D.同步；

10.微程序放在中。

A.存儲器控制器；

B.控制存儲器；

C.主存儲器；

D.Cacheo

11.在CPU的寄存器中，對用戶是完全透明的。

A.程序計數器；

B.指令寄存器；

C.狀態寄存器；

D.通用寄存器。

12.運算器由許多部件組成，其核心部分是。

A.數據總線；

B.算術邏輯運算單元；

C.累加寄存器；

D.多路開關。

13.DMA接口。

A.可以用于主存與主存之間的數據交換；

B.內有中斷機制；

C.內有中斷機制，可以處理異常情況；

D.內無中斷機制

14.CPU響應中斷的時間是。

A.中斷源提出請求；

B.取指周期結束；

C.執行周期結束；

D.間址周期結束。

15.直接尋址的無條件轉移指令功能是將指令中的地址碼送入。

A.PC；

B.地址寄存器；

C.累加器：

D.ALUo

16.三種集中式總線控制中，方式對電路故障最敏感。

A.鏈式查詢；

B.計數器定時查詢：

C.獨立請求；

D.以上都不對。

17.一個16Kx32位的存儲器，其地址線和數據線的總和是o

A.48；

B.46；

C.36；

D.32.

18.以下敘述中錯誤的是。

A.指令周期的第一個操作是取指令；

B.為了進行取指令操作，控制器需要得到相應的指令；

C.取指令操作是控制器自動進行的；

D.指令第一字節含操作碼。

19.主存和CPU之間增加高速緩沖存儲器的目的是。

A.解決CPU和主存之間的速度匹配問題；

B.擴大主存容量；

C.既擴大主存容量，又提高了存取速度；

D.擴大輔存容量。

20.以下敘述是錯誤的。

A.一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執行；

B.DMA和CPU必須分時使用總線；

C.DMA的數據傳送不需CPU控制；

D.DMA中有中斷機制。

二、填空（共20分，每空1分）

1.設24位長的浮點數，其中階符1位，階碼5位，數符1位，尾數17位，階碼和尾

數均用補碼表示，且尾數采用規格化形式，則匕能表示最大正數真值是A,

非零最小正數真侑是B,絕對侑最大的負數真值是C,絕對值最小的

負數真侑是D（均用十進制表示）。

2.變址尋址和基址尋址的區別是：在基址尋址中，基址寄存器提供A,指令

提供B；而在變址尋址中，變址寄存器提供C,指令提供D。

3.影響流水線性能的因素主要反映在A和B兩個方面。

4.運算器的技術指標一般用A和B表示。

5.緩存是設在A和B之間的一種存儲器,其速度C匹

配，其容量與D有關。

6.CPU響應中斷時要保護現場，包括對A和B的保護,前者通過

C實現,后者可通過D實現。

三、名詞解釋（共10分，每題2分）

1.微程序控制

2.存儲器帶寬

3.RISC

4.中斷隱指令及功能

5.機器字長

四、計算題（5分）

已知:兩浮點數*=0.1101*2叱y=0.1011x201求：x+y

五、簡答題（共20分）

1.完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。（4分）

2.除了采用高速芯片外，從計算機的各個子系統的角度分析，指出6種以上（含6種）

提高整機速度的措施。（6分）

3.某機有五個中斷源，按中斷響應的優先順序由高到低為LO,L1,L2,L3,L4,現要求優

先順序改為L3,L2,L4,LO,L1,寫出各中斷源的屏蔽字。（5分）

屏蔽字

中斷源

01234

L0

L1

L2

L3

L4

4.某機主存容量為4Mxi6位，且存儲字長等于指令字長，若該機的指令系統具備120

種操作。操作碼位數固定，且具有直接、間接、立即、相對四種尋址方式。（5分）

（1）畫出一地址指令格式并指出各字段的作用；

（2）該指令直接尋址的最大范圍（十進制表示）：

（3）?次間址的尋址范圍（十進制表示）；

（4）相對尋址的位移量（十進制表示）。

六、問答題（共15分）

1.假設CPU在中斷周期用堆棧保存程序斷點，而且進棧時指針減1,出棧時指針加1。

分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執行階段所需的全

部微操作命令及節拍安排。（8分）

2.畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設備為例）。

（7分）

七、設計題（10分）

設CPU有16根地址線，8根數據線，并用面畫作訪存控制信號（低電平有效），用WR

作讀/寫控制信號（高電平為讀，低電平為寫）。現有下列存儲芯片：1KX4位RAM；4KX8

位RAM；8KX8位RAM；2KX8位ROM；4KX8位ROM；8KX8位ROM及74LS138

譯碼器和各種門電路，如圖所示。畫出CPU與存儲器的連接圖，要求

G1，GL/為控制端

C,B,A為變量輸入端

E…K為變量輸出端

74138譯碼器

廿=0一巨

（1）主存地址空間分配：

6000H-67FFH為系統程序區；

6800H-6BFFH為用戶程序區。

（2）合理選用上述存儲芯片，說明各選幾片？

（3）詳細畫出存儲芯片的片選邏輯圖。

計算機組成原理試題3的答案

一、選擇題（共20分，每題1分）

1.C2.D3.B4.C5.B6.D7.C

8.C9.C10.B11.B12.B13.B14.C

15.A16.A17.B18.B19.A20.A

—.、填空（共20分，每空1分）

1.A.231(1-2*17)B.2-33C.-231D.2—31(.2TT*)

2.A.基地址B.偏移量C.偏移量D.基地址

3.A.訪存沖突B.相關問題

4.A.機器字長B.運算速度

5.A.CPUB.主存C.與CPU速度D.緩存中數據的命中率

6.A.PC內容B.寄存器內容C.硬件自動（或中斷隱指令）D.軟件編程

三、名詞解釋（共10分，每題2分）

I.微程序控制

答：采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機器指令編寫成一個

微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操作命令。

2.存儲器帶寬

答：每秒從存儲器進出信息的最大數量，單位可以用字/秒或字節/秒或位/秒來表示。

3.RISC

答：RISC是精簡指令系統計算機，通過有限的指令條數簡化處理器設計，已達到提高系統

執行速度的目的。

4.中斷隱指令及功能

答：中斷隱指令是在機器指令系統中沒有的指令，它是CPU在中斷周期內由硬件自動完成

的一條指令，其功能包括保護程序斷點、尋找中斷服務程序的入口地址、關中斷等功能。

5.機器字長

答：CPU一次能處理的數據位數，它與CPU中寄存器的位數有關。

四、（共5分）

計算題答：x、y在機器中以補碼表示為（1分）

[x]?=00,10;00.1101

[y]#=00,01;00.1011

①對階（2分）

[△j]lb=Ux]?b-[jy]補

=00,10+11,11=00,01

表示y的階碼比X的階碼小1,因此將y的尾數向右移1位，階碼相應加1,

即

W補=00,10；00.0101

這時[y]'補的階碼與Kh的階碼相等，階差為o,表示對階完畢。

②求和（2分）

00.1101[SJ；

+11.0101巴加

01.0010

即[x+yN=00,10;01.0010

③右規（1分）

運算結果兩符號位不等，表示尾數之和絕對值大于1,需右規，即將尾數之和向右移1

位，階碼加1,故得

[x+y]tt=00,11;00.1001

則x+y=0.I001x2"

五、簡答題（共20分）

1.（4分）答：

總線在完成一次傳輸周期時，可分為四個階段：

申請分配階段：由需要使用總線的主模塊（或主設備）提出申請，經總線仲裁機構決定

下一傳輸周期的總線使用權授于某一申請者；（1分）

尋址階段：取得了使用權的主模塊，通過總線發出本次打算訪問的從模塊（或從設備）

的存儲地址或設備地址及有關命令，啟動參與本次傳輸的從模塊；（1分）

傳數階段:主模塊和從模塊進行數據交換，數據由源模塊發出經數據總線流入目的模塊;

（1分）

結束階段：主模塊的有關信息均從系統總線上撤除，讓出總線使用權。（1分）

2.（6分，每寫出一種給1分，最多6分）

答：

針對存儲器,采用高速芯片

針對存儲器,可以采用Cache-主存層次的設計和管理提高整機的速度;

針對存儲器,可以采用多體并行結構提高整機的速度；

針對控制器,可以通過指令流水設計技術提高整機的速度；

針對控制器,可以通過超標量設計技術提高整機的速度；

針對運算器,可以對運算方法加以改進，如兩位乘，或用快速進位鏈;

針對I/O系統，可以運用DMA技術不中斷現行程序，提高CPU的效率。

3.（5分）答：（每寫對一個屏蔽字1分）

設屏蔽位為“1”時表示對應的中斷源被屏蔽，屏蔽字排列如下:

屏蔽字

中斷源

01234

L011000

LI01000

L211101

L311111

L411001

4.(5分)答：

(1)一地址指令格式為(1分)

OPMA

OP操作碼字段，共7位，可反映120種操作；

M尋址方式特征字段，共2位，可反映4種尋址方式；

A形式地址字段，共16-7-2=7位(1分)

(2)直接尋址的最大范圍為27=128(1分)

(3)由于存儲字長為16位，故一?次間址的尋址范圍為36=65536(1分)

(4)相對尋址的位移量為-64?+63(1分)

六、(共15分)問答題

1.(8分)答：

假設進棧操作是先修改堆棧指針后存數，則出棧操作是先讀數后修改堆棧指針。

(1)完成中斷返回指令組合邏輯控制的微操作命令及節拍安排(4分)

取指階段

ToPC-MAR,1—R

TyM(MAR)-MDR,(PC)+1-?PC

T2MDR—IR,OP(IR)-ID

執行階段

ToSP—MAR,1—R

M(MAR)-MDR

T2MDR-PC,(SP)+1-SP

(2)完成中斷返回指令微程序控制的微操作命令及節拍安排(4分)

取指階段

ToPC—MAR,ITR

AAd(CMDR)-CMAR

T2M(MAR)TMDR,(PC)+17PC

T3Ad(CMDR)fCMAR

T4MDR—IR

T5OP(IR)一微地址形成部件TCMAR

執行階段

ToSP—MAR,I—R

7]Ad(CMDR)-CMAR

T2M(MAR)-MDR

T3Ad（CMDR）-CMAR

T4MDR一PC,（SP）+1-SP

T5Ad（CMDR）-CMAR

2.（7分）答：DMA方式接口電路的基本組成框圖如下：（3分）

中

斷

介

數

據

線

地

出線

HLDA請

1妙④求⑦⑥>

-

r-

DMAdAR卜1

中

控溢出信號

斷

制

機

邏

構

輯=^|DAR|

DMA接口

@

DACK

以數據輸入為例，具體操作如下：（4分）

①從設備讀入一個字到DMA的