EDA技術與應用實驗宋繼志劉文英實驗要求與實驗報告要求實驗要求實驗前，應認真準備，預習實驗內容，編寫代碼。實驗中，仿真測試，需要下載測試的同學領取開發板。實驗后，整理好開發板上交。

有關實驗內容下載地址：21用戶名與密碼：eda實驗要求與實驗報告要求實驗報告要求實驗報告寫一個綜合的設計報告，通常包含以下幾部分：（1）實驗設計要求。（2）總體設計，包括總體設計思路/設計思想、設計原理圖、模塊劃分等。（3）分模塊的功能實現以及每個模塊的波形仿真圖及簡單分析說明。（4）關鍵技術分析，包括分析設計中的主要技術要點和難點（5）實驗完成情況，分析系統的功能特點，以及不足。實驗演示與說明。（6）實驗中遇到的問題及解決方法，包括對分析綜合或編譯過程中的錯誤、警告信息的分析。（7）實驗總結、個人收獲與體會。（8）附錄，實驗的核心代碼。實驗報告還應提交實驗程序，建議提交以下文件：QuartusII工程文件（.qpf），Verilog源文件（.v）或VHDL源文件（.vhd），原理圖文件（.bdf），測試激勵文件（.vwf），設置文件（.qsf），下載文件（.sof）。Verilog或VHDL程序應進行必要的注釋，重點說明信號和進程的含義。考核方式成績評定主要由檢查驗收和實驗報告二部分組成。總成績=檢查驗收（占60%）+實驗報告（40%）其中，檢查驗收成績包括平時表現、實驗預習、實驗驗收等。DE2開發板簡介DE2開發板簡介DE2實驗板基本輸入輸出引腳信號1. LED燈：有兩組，LEDR[17:0]和LEDG[7:0]這兩組LED燈用于簡單輸出。一般用于二進制結果輸出，如果是較大的十進制數，采用HEX或者LCD輸出較好。oLEDR與oLEDG除了數量與顏色不同外，用法基本一致。2. HEX發光管HEX[7:0]，用于數值的輸出。一般用于十進制或十六進制結果的輸出，有時也可用來顯示英文字符。DE2有八個七段數碼管，被分為兩組，每組四個，提供一個低電平將點亮管子，高電平使它熄滅。注意每個管子的小數點都沒有進行連接它們是不可用的。3. 開關SW[17:0]：用于簡單的輸入。擁有輸入并保持同一電平信號的優勢，一般用于數據信號或者功能控制信號。相對于按鈕來說，可以用開關手工模擬低速的方波信號。4. 按鈕KEY[3:0]：用于簡單的輸入。

平時狀態是高電平，按下時低電平，一般用于復位信號與單步調試時的時鐘信號。實驗注意事項1.注意DE2開發板下載線接口接到USB

BlasterPort上2.數碼管分共陰極與共陽極共陽極（公共端接高電平或+5V電壓）共陰極（公共端接低電平或接地）

共陽極:各段選為低電平（即0接地時）選中各數碼段.共陰極:各段選為高電平（即+5V接電源時）選中各數碼段

DE2開發板上的數碼管是共陽極的共陽極由0到F的編碼為:ucharcodetable[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,0x88,0x83,0xc6,0xa1,0x86,0x8e};共陰極由0到F的編碼為:ucharcodetable[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x77,0x7c,0x39,0x5e,0x79,0x71};授權文件License的安裝將Quartus_II_9.0破解器.exe拷貝到C:\altera\90\quartus\bin文件夾下，直接在該文件夾下運行，破解C:\altera\90\quartus\bin下的sys_cpt.dll和quartus.exe文件。運行Quartus_II_9.0破解器.exe后,直接點擊“應用補丁”。如果出現“未找到該文件。搜索該文件嗎？”，點擊“是”。

如果把Quartus_II_9.0破解器.exe直接Copy到C:\altera\90\quartus\bin下，就不會出現這個對話框，而是直接開始破解，生成授權文件license.dat。(2)選中生成授權文件license.dat，用記事本打開。默認的license.dat路徑是在C:\altera\90\quartus\bin下。(3)把license.dat里所有的XXXXXXXXXXXX用計算機網卡號替換，計算機網卡號可以通過QuartusII9.0的Tools菜單下選擇LicenseSetup，下面就有NICID。(4)在QuartusII9.0的Tools菜單下選擇LicenseSetup，然后選擇Licensefile，最后點擊OK。注意：license文件存放的路徑名稱不能包含漢字和空格，空格可以用下劃線代替USB-Blaster的驅動安裝

將DE2-35實驗平臺的Blaster接口(開發板上部最左邊)接好USB連接線，插頭插入主機的USB接口，WindowsXP發現新硬件后會彈出一個對話框。按提示選擇USB-Blaster驅動程序的在WindowsXP下的安裝路徑選擇：

D:\altera\90\quartus\drivers\usb-blaster\usbblst.inf若是初次安裝的QuartusII，在下載編程前需要選擇下載接口方式。在圖0-1所示窗口中單擊“HardwareSetup”，可打開如圖0-2所示的窗口。在這里，選擇“USBBlasterII”，雙擊鼠標后，關閉該窗口。圖0-1圖0-2實驗內容簡單NiosII系統的設計---LCD顯示實驗基于NiosII系統的跑馬燈實驗基于SOPC的電子鐘設計

計數器的設計與測試譯碼器的設計與測試基于EDA的電子鐘設計

用原理圖輸入法設計全加器-----熟悉EDA設計流程

前四次實驗課按分組，最后一次實驗以開放的形式。實驗任務：基于EDA的電子鐘設計或者基于SOPC的電子鐘設計，完成設計后下載到DE2開發板驗證測試。實驗檢查：每個實驗完成后老師檢查，記錄。實驗報告：最后以大作業的形式上交綜合設計報告。原理圖輸入法設計4位全加器---熟悉EDA設計流程設計任務分析：原理圖輸入法設計4位全加器4位全加器由4個1位全加器組成，1位全加器由2個半加器組成。先設計1位半加器，利用真值表、與或非門設計仿真，封裝入庫。再設計1位全加器，利用已經設計并封裝好的半加器完成設計，封裝入庫。最后設計4位全加器，利用已經設計并封裝好的1位全加器構成4位全加器，并完成仿真和硬件測試。原理圖輸入法設計4位全加器---熟悉EDA設計流程原理圖輸入法設計4位全加器---熟悉EDA設計流程實驗內容1．設計1位全加器。先設計1位半加器，再設計1位全加器的。包括原理圖輸入、編譯、綜合、適配、仿真、實驗板上的硬件測試，并將此全加器電路設置成一個硬件符號入庫。2．設計4位全加器。建立一個更高的原理圖設計層次，利用以上獲得的1位全加器構成4位全加器，并完成編譯、綜合、適配、仿真和硬件測試。3．在完成原理圖設計的基礎上，用HDL語言設計4位全加器，必須使用元件例化。并仿真和硬件驗證設計結果。（選作）采用QuatusⅡ的PLD設計方法首先在D盤創建一個個人文件夾，在個人文件夾下創建每個實驗內容的工作目錄。2.在QuatusⅡ中創建一個工程。3.子模塊設計：每個模塊可以用原理圖或HDL語言描述，對每個模塊進行編譯、仿真，通過后然后生成模塊符號。4.頂層設計：創建一個頂層圖形文件，將各模塊符號放到圖中，添加輸入、輸出引腳，連線；編譯，仿真。5.給輸入、輸出引腳分配引腳號碼，編程下載。文件夾、工作目錄和工程名不能有空格和漢字！原理圖輸入法設計4位全加器---熟悉EDA設計流程注意事宜：1.首先在D盤創建個人文件夾任何一項設計都是一項工程(project)，必須首先為此工程建立一個放置與此工程相關的所有文件的文件夾，此文件夾將被QuartusII

默認為工作庫(Work

Library)。同一工程的所有文件都必須放在同一文件夾中。文件夾所在路徑名和文件夾名中不能用中文，不能用空格，不能用括號（），可用下劃線_，最好也不要以數字開頭。

2.工程名與頂層文件的實體名建議工程項目名稱最好與頂層文件同名，同名為adder4b。

3.每次修改后都需要重新編譯。原理圖輸入法設計4位全加器---熟悉EDA設計流程注意事宜：4.功能仿真需要先生成功能仿真網表。

選擇菜單“Processing”中“SimulatorTool”選項，打開仿真器，將仿真模式設置為“Functional”，單擊“GenerateFunctionalSimulationNetlist”按鈕產生仿真網表。5.將未使用引腳指定為三態輸入。

菜單Assignments\Device，在Device頁面中單擊“Device&PinOptions”按鈕，打開“Device&PinOptions”對話框；選擇“UnusedPins”標簽，在“Reserveallunusedpins”域中選擇“Asinputs,tri-stated”單選鈕。原理圖輸入法設計4位全加器---熟悉EDA設計流程計數器的設計與測試實驗內容1．設計分頻電路，編寫計數分頻的程序。用計數方式實現時鐘分頻。

先編寫一個輸入時鐘頻率10Hz，輸出時鐘頻率1Hz，分頻系數為10，仿真測試無誤后，再修改參數，改寫輸入50Mhz信號源，輸出時鐘頻率1Hz。

2．設計2位BCD碼計數器，計數0-99。

計數脈沖：利用分頻電路的輸出頻率1HZ，作為計數脈沖的輸入脈沖，計數0-99，通過仿真測試驗證。

BCD碼(Binary-CodedDecimal?)亦稱二進碼十進數或二-十進制代碼。用4位二進制數來表示1位十進制數中的0~9這10個數碼。

8421BCD碼是最基本和最常用的BCD碼，它和四位自然二進制碼相似，各位的權值為8、4、2、1，故稱為有權BCD碼。即用0000~1001分別代表它所對應的十進制數，余下的六組代碼不用。

計數器的設計與測試計數器的設計與測試分頻器的設計----計數分頻設計兩個時鐘分頻電路輸入信號時鐘信號clki輸出信號輸出時鐘信號clko（1）假設輸入時鐘頻率10Hz(時鐘周期為0.1s)，設計分頻電路1，使輸出時鐘頻率1Hz(時鐘周期為1s)。仿真測試。（2）假設輸入時鐘頻率50MHz,設計分頻電路2，使輸出時鐘頻率1Hz(時鐘周期為1s)。在分頻電路1的基礎上修改參數。

輸入時鐘頻率10Hz，輸出時鐘頻率1Hz，分頻系數為10設計電路使輸出時鐘信號的前半周為低電平，后半周為高電平。提示：當計數器計到分頻系數的一半時，計數器清零;

且clkout翻轉（clkout=~clkout;）。計數器的設計與測試---分頻電路設計計數器的設計與測試---分頻電路設計modulefp(clkin,clkout);inputclkin;outputclkout;regclkout;reg[30:0]count;always@(posedgeclkin)begin count<=count+1; if(count==4) begin count<=0; clkout<=~clkout; endendendmodule計數器的設計與測試modulefp(clkin,clkout);inputclkin;outputclkout;regclkout;reg[30:0]count;always@(posedgeclkin)begin count<=count+1; if(count==24999999) begin count<=0; clkout<=~clkout; endendendmodule譯碼器的設計與測試數碼管分共陰極與共陽極共陽極（公共端接高電平或+5V電壓）共陰極（公共端接低電平或接地）

共陽極:各段選為低電平（即0接地時）選中各數碼段.共陰極:各段選為高電平（即+5V接電源時）選中各數碼段

譯碼器的設計與測試譯碼器的設計與測試DE2開發板上的數碼管是共陽極的共陽極由0到F的編碼為:ucharcodetable[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,0x88,0x83,0xc6,0xa1,0x86,0x8e};譯碼器的設計與測試程序參考LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITYdecl7sISPORT( d:IN STD_LOGIC_VECTOR(3 DOWNTO0); --輸入4位二進制碼

seg:OUTSTD_LOGIC_VECTOR(7 DOWNTO0)--七段譯碼輸出);END;ARCHITECTUREONEOFdecl7sISSIGNALseg_r:STD_LOGIC_VECTOR(7DOWNTO0); --定義數碼管輸出寄存器譯碼器的設計與測試BEGINseg<=seg_r; --輸出數碼管譯碼結果PROCESS(d) --七段譯碼BEGIN CASEdIS WHEN X"0"=> seg_r<=X"c0"; --顯示0 WHEN X"1"=> seg_r<=X"f9"; --顯示1 WHEN X"2"=> seg_r<=X"a4"; --顯示2 WHEN X"3"=> seg_r<=X"b0"; --顯示3 WHEN X"4"=> seg_r<=X"99"; --顯示4 WHEN X"5"=> seg_r<=X"92"; --顯示5 WHEN X"6"=> seg_r<=X"82"; --顯示6 WHEN X"7"=> seg_r<=X"f8"; --顯示7 WHEN X"8"=> seg_r<=X"80"; --顯示8 WHEN X"9"=> seg_r<=X"90"; --顯示9 WHEN X"a"=> seg_r<=X"88"; --顯示a WHEN X"b"=> seg_r<=X"83"; --顯示b WHEN X"c"=> seg_r<=X"c6"; --顯示c WHEN X"d"=> seg_r<=X"a1"; --顯示d