工業軟件EDA深度研究-海外巨頭的成功之路與國內廠商的破局之道一、EDA基本介紹1.1

EDA是集成電路設計的基礎工具EDA（ElectronicDesignAutomation，電子設計自動化）是指利用計算機軟件完成大規模集成

電路的設計、仿真、驗證等流程的設計方式，融合了圖形學、計算數學、微電子學，拓撲邏輯學、

材料學及人工智能等技術。隨著集成電路產業的發展，設計規模越來越大，制造工藝越來越復雜，

設計師依靠手工難以完成相關工作，必須依靠

EDA工具完成電路設計、版圖設計、版圖驗證、性

能分析等工作。EDA軟件作為集成電路領域的上游基礎工具，貫穿于集成電路設計、制造、封測

等環節，是集成電路產業的戰略基礎支柱之一。EDA作為集成電路設計的基礎工具，大致經歷了四個發展階段，目前已在計算機、通信、航天航

空等領域發揮著重要作用。在

20

世紀

70

年代，由于當時電路集成度不高，設計人員可以依靠手

工完成電路圖的輸入、布局和布線。但隨著集成電路產業的快速發展，面對現今已達萬億門級的集

成度，再憑手工完成電路設計已具有極高的難度。在此期間，EDA從一開始的通用

CAD輔助電子

設計，逐步走上了專業化、商業化的道路，EDA技術上也不斷實現突破，軟件工具功能愈發強大。EDA主要對現代集成電路設計和制造環節形成支撐。一個完整的集成電路設計和制造流程主要包

括工藝平臺開發、集成電路設計和集成電路制造三個階段，而這三個階段均需要對應的

EDA工具

作為支撐，包括用于支撐工藝平臺開發和集成電路制造兩個階段的制造類

EDA工具以及支撐集成

電路設計階段的設計類

EDA工具。同時，EDA是連接設計和制造兩個環節的紐帶和橋梁，如集成

電路設計企業需通過加載晶圓廠提供的特定工藝平臺的

PDK（或

IP和標準單元庫），獲取電路設

計所需的必要信息和數據，進而開展設計工作，而

PDK的生成及驗證環節是需要

EDA支撐的。根據

EDA工具使用階段可以分為集成電路制造類

EDA工具和集成電路設計類

EDA工具兩個主

要大類。制造類

EDA工具主要用于集成電路制造的工藝平臺開發階段及晶圓生產階段，以此可進

一步劃分為兩類

EDA；設計類

EDA工具主要用于集成電路的設計階段，按電路類型進一步可劃分

為數字集成電路

EDA和模擬集成電路

EDA兩大類。1>

集成電路制造類

EDA工具：主要指晶圓廠（包括晶圓代工廠、IDM的制造部門等）在工藝平

臺開發階段和晶圓生產階段使用的，用于支撐其完成半導體器件/制造工藝開發、器件建模和

PDK、集成電路制造等環節的

EDA工具。該等工具能夠幫助晶圓廠完成半導體器件和制造工

藝的設計，建立半導體器件的模型并通過

PDK或建立

IP和標準單元庫等方式提供給集成電

路設計企業，并在后續根據物理實現后的設計文件完成制造時，優化制造流程，提高量產良率。2>

集成電路設計類

EDA工具：根據集成電路處理的信號不同，可分為數字集成電路設計類

EDA工具（數字

EDA工具）和模擬集成電路設計類

EDA工具（模擬

EDA工具）。電學中，將

連續變化的電壓、電流等物理量稱為模擬信號，而離散變化的電壓、電流則稱為數字信號。由

于處理上述兩類不同信號的集成電路在形態、功能、設計流程及設計方法學等方面上差異較大，

因此可按照模擬電路和數字電路各自在設計時所使用的

EDA工具產品進行分類。IC設計可大致分為全定制與半定制設計，EDA能對兩類設計流程實現全面覆蓋。1>

全定制設計是指基于晶體管級，所有器件和互連版圖都用手工生成的設計方法，這種方法比較

適合大批量生產、要求集成度高、速度快、面積小、功耗低的通用

IC或

ASIC，因此全定制設

計方法一般用來設計模擬電路及數模混合電路。2>

半定制設計是基于門陣列（gate-array）和標準單元（standard-cell）的，由于其成本低、周期

短、芯片利用率低而適合于小批量、速度快的芯片，因此半定制設計方法一般用來設計數字電

路。半定制設計可以進一步分為前端設計與后端設計：（1）前端設計又稱邏輯設計，指從輸入需求到輸出網表的過程，主要包括流程包括規格制定、詳細設計、HDL編碼、仿真驗證、邏

輯綜合、靜態時序分析、形式驗證等環節；（2）后端設計又稱物理設計，指從輸入網表到輸

出物理版圖（GDSII形式）的過程，包括主要流程包括可測性設計、布局規劃、時鐘樹綜合、

布線、寄生參數提取、版圖物理驗證等環節。1.2

EDA是集成電路產業的基石目前，集成電路產業鏈主要包括上游支撐層、中游制造層及下游應用層等：1>

產業鏈上游為支撐層，主要包括技術服務商、軟件供應商、材料及設備供應商等。其中，技術

服務商針對集成電路設計、生產、測試、封裝及技術研發等環節提供各類模塊化/專業化技術

服務；軟件供應商主要從事設計工具開發、銷售和服務；材料及設備供應商提供集成電路設計

和制造全過程所需的硅片、光刻膠、掩模版等原材料，以及硅片制造、晶圓制造、封測等專用

設備。2>

產業鏈中游為制造層，主要包括集成電路設計、生產、封裝和測試企業。其中，集成電路設計

企業通過對集成電路系統、邏輯、電路和性能的研究設計，最終轉化為物理設計版圖；集成電

路生產企業負責晶圓生產，利用設計版圖制作光掩模版，并以多次光刻的方法將電路圖形呈現

于晶圓上，最終在晶圓表面/內部形成立體電路；集成電路封裝企業主要將加工完成的晶圓，

進行切割、封塑和包裝，以保護管芯并最終形成芯片產品；集成電路測試企業主要對芯片的可

靠性、穩定性等進行檢測。3>

產業鏈下游包括各應用領域的系統廠商或制造商。該等企業最終將各類芯片成品集成于自身

產品（如工業產品、消費電子產品、計算機相關產品、通信及周邊產品）中并投入市場。EDA屬于集成電路產業鏈上游支撐層中的軟件工具類，是整個集成電路產業的核心環節之一。目

前，EDA工具軟件已廣泛運用于產業鏈中游的設計、生產、封裝、測試等環節。EDA對行業生產效率、產品技術水平有重要影響。從集成電路設計的角度看，設計人員必須使用

EDA工具設計幾十萬到數十億晶體管的復雜集成電路，以減少設計偏差、提高流片成功率及節省

流片費用。EDA行業的市場狀況與集成電路設計業的發展狀況緊密相關，每年

EDA市場表現情況

與設計企業營收狀況具有高度一致性。從集成電路制造的角度看，芯片制造工藝不斷演進，而新材

料、新工藝相關的下一代制造封測

EDA技術將給集成電路性能提升、尺寸縮減帶來新的發展機遇。芯片/集成電路產業呈現倒金字塔狀，EDA處于基石地位，支撐著規模龐大的數字經濟。從市場價

值來看，根據賽迪智庫數據，2020

年

EDA行業的全球市場規模超過

70

億美元，卻支撐著數十萬

億規模的數字經濟。在中國這個全球規模最大、增速最快的集成電路市場，EDA杠桿效應更大。

可以想象，一旦

EDA這一產業基礎出現問題，包括集成電路設計企業在內的全球集成電路產業必

將受到重大影響，由

EDA工具、集成電路、電子系統、數字經濟等構成的倒金字塔產業鏈結構穩

定將面臨巨大挑戰。EDA技術讓更大規模的集成電路成為可能，并能極大地降低軟件設計成本。隨著現在的芯片越來

越復雜，目前最常用的

SOC的晶體管個數更是動輒就是幾億，甚至上十億，其設計的復雜度決定

了必須要由

EDA完成。此外，根據加州大學圣迭戈分校

AndrewKahng教授在

2013

年的推測，

2011

年設計一款消費級應用處理器芯片的成本約

4000

萬美元，如果不考慮

1993

年至

2009

年的

EDA技術進步，相關設計成本可能高達

77

億美元，EDA技術進步讓設計效率提升近

200

倍。EDA工具的發展從整體上提升了芯片設計的效率，從而平抑了芯片設計的總體成本。IP是現代集成電路設計與開發工作中不可或缺的要素。IP核（IntellectualPropertyCore）是指在

半導體集成電路設計中那些可以重復使用的、具有自主知識產權功能的設計模塊。隨著超大規模集

成電路設計、制造技術的發展，集成電路設計步入

SoC時代，設計變得日益復雜，利用預先設計、

驗證好的功能模塊就可大幅提升設計效率。以

IP復用、軟硬件協同設計和超深亞微米/納米級設計

為技術支撐的

SoC已成為當今超大規模集成電路的主流方向，當前國際上絕大部分

SoC都是基于

多種不同

IP組合進行設計的。EDA公司同樣具備為下游客戶提供豐富

IP方案的能力。EDA公司下游客戶包括眾多的設計公司，

為了提高設計效率，他們無需對芯片每個細節進行設計，通過購買

IP方案就可以實現某個特定功

能，而如何選擇

IP方案就成為了關鍵。與

EDA的生態類似，客戶往往會成熟可靠的

IP方案以及

IP供應商，客戶粘性較大。若

EDA公司將

IP授權與

EDA銷售捆綁在一起，就不僅能為客戶提供

更加完整高效的芯片設計方案，還能提升客戶粘性與品牌競爭力，進一步推動

EDA與

IP生態的完

善。目前，IP授權已經成為

Synopsys與

Cadence兩大

EDA巨頭的重要收入來源。1.3

EDA未來兩大發展趨勢：EDA+云、EDA+AI后摩爾時代的集成電路技術演進方向主要包括：1>

面向延續摩爾定律（MoreMoore）方向：單芯片的集成規模呈現爆發性增長，為

EDA工具的

設計效率提出了更高的要求。2>

面向擴展摩爾定律（MorethanMoore）方向：伴隨邏輯、模擬、存儲等功能被疊加到同一芯

片，EDA工具需具備對復雜功能設計的更強支撐能力。3>

面向超越摩爾定律（BeyondMoore）方向：新工藝、新材料、新器件等的應用要求

EDA工具

的發展在仿真、驗證等關鍵環節實現方法學的創新。后摩爾時代技術從單芯片的集成規模、功能集成、工藝、材料等方面的演進驅動著

EDA技術的進

步和其應用的延伸拓展。云化及平臺化是行業的重要趨勢。隨著

IC設計復雜度的不斷提升，IC設計公司都會面臨計算資

源需求激增、EDA峰值性能需求難以被滿足，深工藝數據遷移的消耗成本，多項目并行發生的資

源搶奪以及辦公地點限制帶來的效率影響等，這些問題都會直接影響芯片的研發周期以及研發成

本。IC設計上云能平滑多項目并行帶來的資源搶奪問題，降低

EDA的購買成本，進而提升研發整

體的效率。此外，過去安全隱患一直是限制

IC設計上云的關鍵阻礙，近年來，伴隨相關技術的逐

漸成熟，用戶使用習慣的改善，“云計算+EDA工具”的模式開始逐漸得到認可。例如，微軟就與

MentorGraphics、臺積電、AMD多方合作，在微軟云

Azure上驗證了

7nm的芯片設計；Synopsys與三星合作推出了

SAFE云設計平臺，共同為

SamsungFoundry的客戶提供可拓展的安全的云端

設計環境，在該環境中可實現

IC設計和驗證、全數字和模擬流程。AI將更好地實現

EDA設計中算力、資源的分配，AI與

EDA融合是另一重要的行業發展趨勢。近

年來，伴隨芯片設計基礎數據量的不斷增加、系統運算能力的階躍式上升，這讓

AI技術在

EDA領

域的應用的需求逐步上升。借助

AI算法，EDA工具可以幫助客戶實現最優化的功耗、性能、面

積目標，大幅提升芯片設計驗證效率，助力芯片設計企業提升產品研發效率，以開發性能更高的終

端產品。2017

年，美國國防部高級研究計劃局（DARPA）推出的“電子復興計劃（ERI）”中的

電子設備智能設計（IDEA）項目，描繪出新的

AI技術賦能

EDA工具發展目標與方向。其中，提

出的目標是實現“設計工具在版圖設計中無人干預的能力”，即通過人工智能和機器學習的方法將

設計經驗固化，進而形成統一的版圖生成器，以期實現通過版圖生成器在

24

小時之內完成

SoC

（系統級芯片）、SiP（系統級封裝）和印刷電路板（PCB）的版圖設計。海外

EDA巨頭正積極布局

AI技術。2020

年

3

月，Synopsys推出業界首個用于

AI自主芯片設計

解決方案——DSO.ai，可以幫助設計團隊優化決策流程，讓芯片設計團隊接近專家級水平進行操

作。DSO.ai也被瑞薩電子引入到其先進的汽車芯片設計環境，以實現更好的

PPA解決方案。2021

年

7

月，Cadence推出首款基于機器學習的設計工具——Cerebrus，這款工具可以擴展數字芯片

設計流程并使之自動化，相較人工方法可將工程生產力提高多達

10

倍，同時最多可將功耗、性能

和面積

（PPA）結果改善

20%，以快速滿足包括消費電子、超大規模計算、5G通信、汽車和移

動等廣泛市場的設計要求。二、EDA行業及競爭格局分析2.1

行業規模：整體平穩增長，國內市場增速高于全球近年來，集成電路產業