教學基本要求：掌握半導體存儲器字、位、存儲容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型應用。了解存儲器的存儲單元的組成及工作原理。了解CPLD、FPGA的結構及實現邏輯功能的編程原理。目前一頁\總數四十一頁\編于二十二點概述半導體存貯器能存放大量二值信息的半導體器件。可編程邏輯器件是一種通用器件，其邏輯功能是由用戶通過對器件的編程來設定的。它具有集成度高、結構靈活、處理速度快、可靠性高等優點。存儲器的主要性能指標取快速度——存儲時間短存儲數據量大——存儲容量大目前二頁\總數四十一頁\編于二十二點7.1只讀存儲器7.1.1ROM的定義與基本結構7.1.2兩維譯碼7.1.3可編程ROM7.1.4集成電路ROM7.1.5ROM的讀操作與時序圖7.1.6ROM的應用舉例目前三頁\總數四十一頁\編于二十二點存儲器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(隨機存取存儲器):在運行狀態可以隨時進行讀或寫操作。存儲的數據必須有電源供應才能保存,一旦掉電,數據全部丟失。ROM(只讀存儲器)：在正常工作狀態只能讀出信息。斷電后信息不會丟失，常用于存放固定信息（如程序、常數等）。固定ROM可編程ROMPROMEPROME2PROMSRAM(StaticRAM)：靜態RAMDRAM(DynamicRAM)：動態RAM7.1只讀存儲器目前四頁\總數四十一頁\編于二十二點

只讀存儲器，工作時內容只能讀出，不能隨時寫入，所以稱為只讀存儲器。(Read-OnlyMemory)ROM的分類按寫入情況劃分

固定ROM可編程ROMPROMEPROME2PROM按存貯單元中器件劃分

二極管ROM三極管ROMMOS管ROM7.1.1ROM的定義與基本結構目前五頁\總數四十一頁\編于二十二點存儲矩陣

地址譯碼器地址輸入7.1.1ROM的定義與基本結構數據輸出控制信號輸入輸出控制電路地址譯碼器存儲矩陣輸出控制電路目前六頁\總數四十一頁\編于二十二點1）ROM（二極管PROM）結構示意圖存儲矩陣位線字線輸出控制電路M=44地址譯碼器目前七頁\總數四十一頁\編于二十二點字線與位線的交點都是一個存儲單元。交點處有二極管相當存1，無二極管相當存0當OE=1時輸出為高阻狀態000101111101111010001101地址A1A0D3D2D1D0內容當OE=0時目前八頁\總數四十一頁\編于二十二點幾個基本概念：存儲容量（M)：存儲二值信息的總量。字數：字的總量。字長（位數）：表示一個信息多位二進制碼稱為一個字，字的位數稱為字長。存儲容量（M)＝字數×位數地址：每個字的編號。字數=2n（n為存儲器外部地址線的線數）目前九頁\總數四十一頁\編于二十二點字線存儲矩陣位線字線與位線的交點都是一個存儲單元。交點處有MOS管相當存0，無MOS管相當存1。7.1.2兩維譯碼該存儲器的容量=?目前十頁\總數四十一頁\編于二十二點7.1.4集成電路ROMAT27C010，128K′8位ROM目前十一頁\總數四十一頁\編于二十二點

工作模式A16~A0VPPD7~D0讀00XAiX數據輸出輸出無效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數據輸入編程校驗001AiVPP數據輸出目前十二頁\總數四十一頁\編于二十二點7.1.5ROM的讀操作與時序圖（2）加入有效的片選信號（3）使輸出使能信號有效，經過一定延時后，有效數據出現在數據線上；（4）讓片選信號或輸出使能信號無效，經過一定延時后數據線呈高阻態，本次讀出結束。（1）欲讀取單元的地址加到存儲器的地址輸入端；目前十三頁\總數四十一頁\編于二十二點（1）用于存儲固定的專用程序（2）利用ROM可實現查表或碼制變換等功能

查表功能－－查某個角度的三角函數

把變量值（角度）作為地址碼，其對應的函數值作為存放在該地址內的數據，這稱為“造表”。使用時，根據輸入的地址(角度)，就可在輸出端得到所需的函數值，這就稱為“查表”。

碼制變換－－把欲變換的編碼作為地址，把最終的目的編碼作為相應存儲單元中的內容即可。7.1.6ROM的應用舉例目前十四頁\總數四十一頁\編于二十二點CI3I2I1I0二進制碼O3O2O1O0格雷碼CI3I2I1I0格雷碼O3O2O1O0二進制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM實現二進制碼與格雷碼相互轉換的電路目前十五頁\總數四十一頁\編于二十二點C(A4)I3I2I1I0(A3A2A1A0)二進制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3I2I1I0(A3A2A1A0)格雷碼O3O2O1O0(D3D2D1D0)二進制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0目前十六頁\總數四十一頁\編于二十二點用ROM實現二進制碼與格雷碼相互轉換的電路

目前十七頁\總數四十一頁\編于二十二點一個存儲容量為256*8位的ROM，其地址應為多少位？目前十八頁\總數四十一頁\編于二十二點7.2隨機存取存儲器（RAM）7.2.1靜態隨機存取存儲器(SRAM)7.2.2同步靜態隨機存取存儲器（SSRAM）7.2.4存儲器容量的擴展7.2.3動態隨機存取存儲器目前十九頁\總數四十一頁\編于二十二點7.2隨機存取存儲器（RAM）7.2.1靜態隨機存取存儲器(SRAM)1SRAM的本結構CE

OE

WE

=100高阻CE

OE

WE

=00X輸入CE

OE

WE

=010輸出CE

OE

WE

=011高阻目前二十頁\總數四十一頁\編于二十二點SRAM的工作模式

工作模式

CE

WE

OE

I/O0~I/Om-1

保持(微功耗)

1

X

X

高阻

讀

0

1

0

數據輸出

寫

0

0

X

數據輸入

輸出無效

0

1

1

高阻

目前二十一頁\總數四十一頁\編于二十二點（a）（b）

3.SRAM的讀寫操作及時序圖讀操作時序圖目前二十二頁\總數四十一頁\編于二十二點3.SRAM的寫操作及時序圖寫操作時序圖目前二十三頁\總數四十一頁\編于二十二點7.2.2同步靜態隨機存取存儲器（SSRAM）SSRAM是一種高速RAM。與SRAM不同,SSRAM的讀寫操作是在時鐘脈沖節拍控制下完成的。目前二十四頁\總數四十一頁\編于二十二點寄存地址線上的地址寄存要寫入的數據ADV=0:普通模式讀寫ADV=1:叢發模式讀寫=0:寫操作=1:讀操作

寄存各種使能控制信號，生成最終的內部讀寫控制信號；2位二進制計數器,處理A1A0目前二十五頁\總數四十一頁\編于二十二點ADV=0:普通模式讀寫片選無效=0:寫操作WE=1:讀操作WE普通模式讀寫模式:在每個時鐘有效沿鎖存輸入信號,在一個時鐘周期內,由內部電路完成數據的讀(寫)操作。讀A1地址單元數據I/O輸出A1數據;開始讀A2數據I/O輸出A2數據;開始讀A3數據I/O輸出A6數據;開始讀A7數據開始讀A4地址單元數據I/O輸入A5數據;開始寫A6數據I/O輸出A4數據;開始寫A5數據,目前二十六頁\總數四十一頁\編于二十二點讀A2地址單元數據叢發模式讀A2+1中的數據叢發模式讀A2+2中的數據叢發模式讀A2+3中的數據叢發模式重新讀A2中的數據

ADV=1:叢發模式讀寫叢發模式讀寫模式：在有新地址輸入后,自動產生后續地址進行讀寫操作,地址總線讓出讀A1地址單元數據叢發模式讀A1+1中的數據叢發模式讀A1+2中的數據目前二十七頁\總數四十一頁\編于二十二點在由SSRAM構成的計算機系統中，由于在時鐘有效沿到來時，地址、數據、控制等信號被鎖存到SSRAM內部的寄存器中，因此讀寫過程的延時等待均在時鐘作用下，由SSRAM內部控制完成。此時，系統中的微處理器在讀寫SSRAM的同時，可以處理其他任務，從而提高了整個系統的工作速度。SSRAM的使用特點：目前二十八頁\總數四十一頁\編于二十二點

1、動態存儲單元及基本操作原理

T

存儲單元寫操作:X=1=0T導通，電容器C與位線B連通輸入緩沖器被選通，數據DI經緩沖器和位線寫入存儲單元如果DI為1，則向電容器充電，C存1;反之電容器放電,C存0。

-

刷新R行選線X讀/寫輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B7.2.3動態隨機存取存儲器目前二十九頁\總數四十一頁\編于二十二點讀操作:X=1=1T導通，電容器C與位線B連通輸出緩沖器/靈敏放大器被選通，C中存儲的數據通過位線和緩沖器輸出

T

/

刷新R行選線X輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B每次讀出后，必須及時對讀出單元刷新，即此時刷新控制R也為高電平，則讀出的數據又經刷新緩沖器和位線對電容器C進行刷新。目前三十頁\總數四十一頁\編于二十二點7.2.4存儲器容量的擴展

位擴展可以利用芯片的并聯方式實現。···CE┇A11A0···WED0D1

D2

D3WECEA0A114K×4位I/O0I/O1I/O2I/O3D12D13D14D15CEA0A114K×4位I/O0I/O1I/O2I/O3WE1.字長（位數）的擴展---用4KX4位的芯片組成4KX16位的存儲系統。目前三十一頁\總數四十一頁\編于二十二點7.2.4RAM存儲容量的擴展2.字數的擴展—用用8KX8位的芯片組成32KX8位的存儲系統。RAM1D0D7A0A12CE1芯片數=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系統地址線數=15系統:A0~A14

A13~A14?2000H2001H2002H┇3FFFH4000H400H4002H┇5FFFH6000H6001H6002H┇7FFFH0000H0001H0002H┇1FFFH芯片:A0~A12

目前三十二頁\總數四十一頁\編于二十二點32K×8位存儲器系統的地址分配表各RAM芯片譯碼器有效輸出端擴展的地址輸入端A14A138K×8位RAM芯片地址輸入端

A12A11A10A9A8A7A6A5A4A3A2A1A0對應的十六進制地址碼

Ⅰ

00

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

10000H0001H0002H┇1FFFH

Ⅱ

01

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

12000H2001H2002H┇3FFFH

Ⅲ

10

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

14000H400H4002H┇5FFFH

Ⅳ

Y0

Y1

Y2

Y3

11

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

16000H6001H6002H┇7FFFH目前三十三頁\總數四十一頁\編于二十二點

字數的擴展可以利用外加譯碼器控制存儲器芯片的片選輸入端來實現。目前三十四頁\總數四十一頁\編于二十二點7.3 復雜可編程邏輯器件(CPLD)7.3.1CPLD的結構7.3.2CPLD編程簡介目前三十五頁\總數四十一頁\編于二十二點7