精品文檔-下載后可編輯基于EPM7128SLC84-6可編程器件實現高頻鏈逆變器的設計-設計應用航空配電系統所用115V／400Hz電源一般是由直流逆變所得，主要供軍用飛機、雷達等設備使用。逆變電源中的能量轉換過程是，直流電通過逆變電路變換成高頻脈沖電壓，經濾波電路形成正弦波。近來，高頻鏈逆變技術引起了人們越來越濃的研究興趣。高頻鏈逆變技術用高頻變壓器來代替傳統逆變器中笨重的工頻變壓器，大大減小了逆變器的體積和重量。高頻鏈逆變技術是由Mr.Espelage于1977年提出的，它與常規的逆變技術的不同在于利用高頻變壓器實現了輸入與輸出的電氣隔離，減小了變壓器的體積和重量。

傳統的高頻鏈逆變器由常規數字電路構成，存在設計復雜、抗干擾能力差等缺點。為了解決該問題，本文采用復雜可編程邏輯器件（CPLD）來實現控制電路的設計。CPLD是在PAL、CAL的基礎上發展起來的陣列型PLD，具有高密度、高速度的優點。本系統采用的是Altera公司MAX7000S系列的EPM7128SLC84-6可編程器件，該器件采用第二代多陣列矩陣結構，工作電壓為5V，支持系統編程，工作頻率可達151．5MHz，具有128個宏單元，每個宏單元中的可編程擴展乘積項可達32個，具有可編程加密位，可對芯片內的設計加密。

1高頻鏈逆變電源主電路結構

傳統帶隔離變壓器的逆變電源由高頻逆變器、整流器、PWM逆變器和輸出濾波器組成，需要3級功率變換，存在通態損耗高，且只能單相功率傳輸等缺點。

圖1所示為雙向電壓源高頻鏈逆變器的原理圖，該方案是目前實現雙向傳輸功率的常用方案。前級電路由全橋移相控制電路和高頻變壓器組成，后級電路采用周波變換的交交變頻器。高頻鏈逆變器采用直流一高頻交流一低頻交流的電路拓撲，全橋移相控制電路通過軟開關ZVS方式將直流電壓斬波成不含低頻成分的高頻脈沖，通過高頻變壓器送入周波變換器，后者通過PDM方式將高頻交流脈沖恢復為正弦脈寬調制波（SPWM），經過低通濾波器輸出光滑的正弦波信號。因為該逆變器只有二級功率變換環節，并且可以做到兩級的軟開關控制，開關頻率很高（100kHz），所以效率較高，體積較正弦脈寬脈位調制（SPWPM）方式的逆變器要小。

2控制電路及控制策略

前級的移相變換器采用目前應用廣泛的軟開關電路——移相全橋型零電壓電路（ZVS），其原理是利用變壓器漏感LIK和功率管輸出電容Gi諧振，漏感儲能在向Gi釋放過程中，使Ci電壓逐步下降到零，體二極管Di開通，創造了開關管的ZVS條件。為了改變占空比D，實現調壓控制，采用了移相技術。每個橋臂的兩個開關管成互補導通，兩個橋臂的導通角相差一個相位，即移相角，通過調節移相角的大小來調節輸出電壓。S1和S2分別超前于S3和S4一個相位，稱S1和S2組成的橋臂為超前橋臂，S3和S4組成的橋臂則為滯后橋臂。通過改變開關管控制策略，使其中一個開關管先關斷，繞組與諧振電容配合，并產生可控的dr／df。漏電感和功率MOSFET的輸出電容構成了諧振網絡，同時實現了ZVS控制。系統的脈沖工作時序如圖2所示，經過全橋移相變換器的高頻逆變，輸出100kHz相鄰脈沖互為反極性的SPWPM（正弦脈寬脈位調制）波，該波形含有SPWM波的全部信息，但不含400Hz調制波的基波成分，因而可以利用高頻變壓器進行耦合傳輸。后級的交交周波變換器采用脈沖密度調制方式，將高頻交流SPWPM波調制常規的SPWM波，其原理是輸出的電壓波形是由輸入的高頻離散半周期脈沖數目或密度“拼湊”合成。將得到的·400HzSPWM波通過LC濾波，則輸出光滑的115V／400Hz的正弦波。

3CPLD）脈沖觸發系統工作原理

整個系統采用閉環控制，控制算法上采用重復控制技術。通過DSP實現控制算法的調節，CPLD實現驅動信號的時序和邏輯控制。

系統整體電路框圖如圖3所示，控制電路包括DSP和CPLD兩部分，輸出電壓反饋給控制電路，控制電路根據給定輸入，相應調整前端逆變電路和后端周波變換電路的觸發脈沖。逆變的移相控制電路的實現方法相對簡單，圖4是移相控制電路的實現方法，其中Ve為鋸齒波載波信號，Vml和Vm2為調制信號。當載波信號高于調制信號時，輸出高電平；當載波信號低于調制信號時，輸出低電平。由于移相控制的開關頻率固定，且輸出信號占空比為50％，因此將V1-和V2信號的上升沿作為觸發信號，進行二分頻，則可以獲得開關管S1和S4的驅動信號vgs1和vgs4，通過互補關系可以獲得S2和S3的驅動信號vgs2和vgs3。本部分的功能通過CPLD來實現，由Verliog編程獲得。

在電壓型高頻逆變電路中，周波變換器的換流問題成為研究的難點和關鍵。原因是如果強行關斷功率管以實現換流，會在濾波電感中產生反向電動勢。周波變換器電路PDM控制方式觸發脈沖的產生是研究的重點。用傳統的方法實現同步較困難，一般采用CPLD進行同步設計，其中的數字電路可以確保實現的同步控制。其控制邏輯框圖如圖5所示。圖中同步信號由移相控制信號開環合成，vgs1表示超前橋臂S1開關的控制信號，延遲a1角，進行異或是為了得到與S1同步的二倍頻信號S1，″，再延遲a2角獲得Vk1，它作為D觸發器的時鐘信號，將常規SPWM波轉化為軟化PWM波，Vk1二分頻獲得vgs1信號，它決定了雙向開關切換時刻。

4系統邏輯與時序功能驗證實驗

在本系統中，CPLD開發環境是MAXPLUSII，用Verliog對硬件進行編程。圖6為時序仿真波形，其中CLK是CPLD系統時鐘，vgs1是作為前端逆變電路和后端周波變換電路的同步信號，vgs1′是延遲a1角的信號，vgs1″是vgs1′與vgs1′異或得到的，它作為D觸發器的時鐘信號，PWM是軟化同步后的調制信號，vgs11是S11開關管的觸發脈沖。其中vgs1和vgs1″不作為輸出信號要求輸出，只是為仿真調試方便列出。

采用上述主電路結構和控制方式，研制了輸出功率350W，輸出頻率400Hz，輸出電壓115V，開關頻率100kHz的原理樣機。圖7給出的是前端移相全橋的輸出波形，測試點是高