11.1.1時序邏輯電路的定義

時序邏輯電路，在任一時刻電路的輸出狀態，不僅取決于當時的輸入信號的狀態，還與電路原來的輸入及所引起的電路狀態有關。時序邏輯電路按照其工作方式的不同，又分為同步時序邏輯電路和異步時序邏輯電路。本章著重討論同步時序邏輯電路。第一頁，共152頁。第一頁，共152頁。11.1.2時序邏輯電路的特點

1.結構特點圖11-1為同步時序邏輯電路的結構框圖。從電路結構框圖中可以看出時序邏輯電路的兩個顯著特點。圖11-1時序邏輯電路結構框圖第二頁，共152頁。第二頁，共152頁。（1）時序邏輯電路通常包括組合電路和存儲電路兩部分。時序邏輯電路中的組合電路可以非常簡單，甚至不存在，但是必須有存儲電路。（2）存儲電路的輸出必須反饋到輸入端，與電路的輸入信號一起決定組合電路的輸出。在圖11-1中，涉及到四組變量：整個電路的輸入信號X、整個電路的輸出信號Z、存儲電路的輸入信號（驅動信號）W、存儲電路的輸出信號（狀態信號）Y。可以看出，只有輸入信號X由外電路提供，這四組變量之間的邏輯關系可以用三組方程來描述：

Z=F(X,Y) （輸出方程）

W=H(X,Y)（驅動方程）（狀態方程）

第三頁，共152頁。第三頁，共152頁。2.功能特點由于電路中存在存儲單元和反饋，時序邏輯電路在任一時刻的輸出信號，與電路原來的輸入及狀態有關，而不僅僅取決于當時的輸入信號。第四頁，共152頁。第四頁，共152頁。11.2觸發器使用具有記憶功能的基本邏輯單元——觸發器，它是時序邏輯電路中存儲電路的基本單元。為了實現上述信息存儲功能，觸發器必須具有以下兩個基本特點：（1）具有兩個能自行保持的穩定狀態，用來表示存儲的二值信號“0”或“1”。（2）可以根據不同的輸入信號將狀態設置成“0”或“1”。常用的觸發器按邏輯功能不同分為RS觸發器、JK觸發器、D觸發器、T觸發器、Tˊ觸發器。不同功能的觸發器在使用時操作方法不同。按電路結構不同觸發器可分為：基本RS觸發器、同步RS觸發器、主從觸發器、維持阻塞觸發器、邊沿觸發器。第五頁，共152頁。第五頁，共152頁。11.2.1基本觸發器一、基本RS觸發器

1．用與非門組成的基本RS觸發器（1）電路結構:由兩個門電路交叉連接而成。置0端置1端低電平有效第六頁，共152頁。第六頁，共152頁。當Q=1，=0時，稱為觸發器的1狀態。當=1，Q=0時，稱為觸發器的0狀態。Qn+1RS功能Qn功能表01011100置000011R稱為置0輸入端低電平有效（2）邏輯功能觸發器有兩個互補的輸出端，第七頁，共152頁。第七頁，共152頁。Qn+1RS功能Qn功能表01置00001觸發器有兩個互補的輸出端，（2）邏輯功能當Q=1，=0時，稱為觸發器的1狀態。當=1，Q=0時，稱為觸發器的0狀態。101000111置11101S稱為置1輸入端低電平有效第八頁，共152頁。第八頁，共152頁。Qn+1RS功能Qn功能表01置00001觸發器有兩個互補的輸出端，（2）邏輯功能當Q=1，=0時，稱為觸發器的1狀態。當=1，Q=0時，稱為觸發器的0狀態。10置1110111111100001011保持第九頁，共152頁。第九頁，共152頁。Qn+1RS功能Qn功能表01置00001觸發器有兩個互補的輸出端，（2）邏輯功能當Q=1，=0時，稱為觸發器的1狀態。當=1，Q=0時，稱為觸發器的0狀態。10置1110111001111011011保持00不定××01第十頁，共152頁。第十頁，共152頁。（3）波形分析

例5.1.1

在用與非門組成的基本RS觸發器中，設初始狀態為0，已

知輸入R、S的波形圖，畫出兩輸出端的波形圖。第十一頁，共152頁。第十一頁，共152頁。圖11-2或非門組成的基本RS觸發器（a）電路結構；（b）邏輯符號1.電路結構和工作原理第十二頁，共152頁。第十二頁，共152頁。2.邏輯功能分析（1）當Sd=0、Rd=0時，電路有兩個基本狀態，即Q=0,/Q=1；記作“0狀態”。

Q=1,/Q=0；記作“1狀態”。此時電路的輸出狀態保持不變。稱為“保持”操作。（2）當Sd=1、Rd=0時這時，如果Sd端信號消失（即Sd=0），由于Q端高電平接到G2門的輸入端，所以Q=1的狀態可以維持。（3）當Sd=0、Rd=1時這時，Rd端信號消失后，Q=0的狀態不變。（4）當Sd=1、Rd=1時Sd、Rd同時為高電平時，電路輸出為不定狀態：。這個狀態無法自行保持，是一個非法狀態。當Sd、Rd的高電平同時撤消時，觸發器的輸出狀態也無法確定。電路的操作結果無法預料。此為“禁態”或不定狀態第十三頁，共152頁。第十三頁，共152頁。3.功能描述方法（1）特性表觸發器的輸入、輸出之間的邏輯關系可以列成真值表的形式。記Q

n或Q為原態，Q

n+1為次態，這樣得到的真值表又叫特性表。表11-1RS觸發器的特性表SdRdQnQn+1000000110100011010011011110不允許111不允許第十四頁，共152頁。第十四頁，共152頁。（2）特性方程將表11-1中不允許的輸入組合Sd=1、Rd=1作為約束條件，可以將次態Qn+1寫成輸入信號與原態Q的函數，并標明約束條件，就得到基本RS觸發器的特性方程。第十五頁，共152頁。第十五頁，共152頁。表11-2基本RS觸發器的功能表SdRdQn+1功能00Q保持010清0（置0）101置111X不允許（3）功能表如果僅考慮輸入信號對觸發器狀態的影響，觸發器狀態變化規律也可以列成功能表。表11-2為基本RS觸發器的功能表。第十六頁，共152頁。第十六頁，共152頁。圖11-3RS觸發器的狀態轉換圖（4）狀態轉換圖時序電路又稱狀態機。在狀態轉換圖中，以圓圈表示電路的各個狀態，用箭頭表示狀態之間的轉換關系。同時，在箭頭旁邊標明導致轉換的輸入信號。圖11-3為基本RS觸發器的狀態轉換圖。第十七頁，共152頁。第十七頁，共152頁。圖11-4RS觸發器時序圖4.動作特點通過前面的分析知道，只要輸入信號R、或S出現高電平，基本RS觸發器的狀態立即根據此時的輸入信號來改變自己的狀態，而不會受到其他信號的限制。我們把這種動作特點稱為直接控制。（5）時序圖時序邏輯電路在時鐘脈沖序列作用下，電路的輸入狀態、輸出狀態隨時間變化的波形圖叫做時序圖。有時時序圖比其他的方式更能說明電路的功能。圖11-4為基本RS觸發器的時序圖。第十八頁，共152頁。第十八頁，共152頁。[例11-1]在圖11-5（a）中，已知基本RS觸發器輸入信號Rd、Sd的電壓波形，畫出觸發器輸出Q、的波形。圖11-5例11-1的電路和波形圖第十九頁，共152頁。第十九頁，共152頁。[解]本例由已知的輸入信號確定觸發器的輸出信號。可以根據每一段時間里的輸入信號的狀態，由觸發器的功能表得到輸出狀態。并畫出輸出波形。本例中輸入信號出現了Rd=1、Sd=1的情況，當時觸發器的輸出為未定義的非法狀態Q==0，如圖11-5（b）中的陰影部分。但是由于Rd、Sd并非同時消失，Rd先變成0，所以次態仍然是確定的。第二十頁，共152頁。第二十頁，共152頁。基本RS觸發器主要用于預置其他觸發器工作之前的初始狀態及消除機械開關的抖動。但基本RS觸發器不能在Rd、Sd輸入同一脈沖，沒有計數功能。第二十一頁，共152頁。第二十一頁，共152頁。基本觸發器的特點總結：

（1）有兩個互補的輸出端，有兩個穩定的狀態。（2）有復位（Q=0）、置位（Q=1）、保持原狀態三種功能。（3）R為復位輸入端，S為置位輸入端，可以是低電平有效，也可以是高電平有效，取決于觸發器的結構。（4）由于反饋線的存在，無論是復位還是置位，有效信號只需要作用很短的一段時間，即“一觸即發”。第二十二頁，共152頁。第二十二頁，共152頁。11.2.2時鐘觸發器

前面的討論表明，基本RS觸發器狀態的變化是直接由R、S端輸入信號變化引起的。在復雜的數字系統中，往往有多個觸發器，要求控制這些觸發器按一定的時間節拍協調動作，即讓輸入信號對觸發器狀態的影響受到時鐘信號CP(ClockPulse)的控制。時鐘觸發器分為脈沖觸發器和邊沿觸發器。第二十三頁，共152頁。第二十三頁，共152頁。1.脈沖觸發器工作原理在基本RS觸發器的基礎上，加入控制門即可構成時鐘脈沖觸發器。脈沖觸發器的種類很多，同步RS觸發器是最基本的一種。如圖11-7(a)所示，由G1、G2、G3、G4組成一個普通的同步RS觸發器。它的狀態翻轉是與時鐘脈沖CP出現的時刻是一致的，即“同步”的。

圖11-7同步RS觸發器（a）電路結構；（b）邏輯符號第二十四頁，共152頁。第二十四頁，共152頁。（1）當CP=0時，即時鐘脈沖未到時，控制門G3、G4被封鎖，基本RS觸發器的兩個輸入端（即控制門G3、G4的輸出）均為1，輸出狀態保持不變。輸入信號R、S對時鐘脈沖觸發器電路的狀態沒有影響。（2）當CP=1時，時鐘脈沖加到控制門G3、G4的輸入端，R、S信號經過G3、G4到達基本RS觸發器，輸入信號對電路的控制作用同基本RS觸發器。此時脈沖RS觸發器的邏輯功能與基本RS觸發器相同。第二十五頁，共152頁。第二十五頁，共152頁。脈沖RS觸發器的特性方程和基本RS觸發器的特性方程（11-2）相同，只是附加了脈沖作用的條件。如式（11-3）所示：脈沖RS觸發器的特性表、狀態轉換圖與基本RS觸發器相同。第二十六頁，共152頁。第二十六頁，共152頁。2.動作特點脈沖RS觸發器的輸入信號僅在CP=1期間有效，CP=0時，觸發器保持原來的狀態。脈沖RS觸發器在一定的程度上解決了基本RS觸發器的“直接控制”問題，但是，在CP=1期間，R、S的變化都會引起觸發器輸出狀態改變。CP=1時，仍然存在直接控制時存在的問題。若此時輸入信號多次變化，輸出也會作出相應的多次變化，這種現象稱為觸發器的“空翻”。由于脈沖觸發器存在“空翻”，多用于數據鎖存，而不能用于計數器、移位寄存器、存儲器等。第二十七頁，共152頁。第二十七頁，共152頁。由于在CP=1期間，G3、G4門都是開著的，都能接收R、S信號，所以，如果在CP=1期間R、S發生多次變化，則觸發器的狀態也可能發生多次翻轉。在一個時鐘脈沖周期中，觸發器發生多次翻轉的現象叫做空翻。

有效翻轉

空翻4．同步觸發器存在的問題——空翻第二十八頁，共152頁。第二十八頁，共152頁。[例11-2]脈沖RS觸發器的輸入信號波形如圖11-8，設觸發器的初始狀態為Q=0，畫出Q、/Q的波形。圖11-8例11-2的輸出波形第二十九頁，共152頁。第二十九頁，共152頁。[解]與例11-1類似，但應該注意本例中的觸發器受脈沖信號CP控制，只有在CP信號有效期間輸入才能影響觸發器的輸出，而在CP信號無效期間，輸入信號的變化對觸發器的輸出狀態沒有影響。電路初始狀態Q=0。在CP的第一個高電平期間，先是S=1、R=0，觸發器被置1；接著S=R=0，觸發器狀態保持不變；最后S=0、R=1，觸發器狀態被清0。而當CP變成0后，觸發器的0狀態一直保持不變，不受輸入信號的影響。第二個CP高電平期間，先是S=R=0，觸發器輸出狀態保持Q為0；然后當S=1、R=0后，觸發器被置1；最后又有S=R=0，觸發器狀態Q=1被保持。以上過程見圖11-8（b）。第三十頁，共152頁。第三十頁，共152頁。11.2.3主從觸發器

為了提高觸發器的工作可靠性，要求在CP的每個周期內，觸發器的狀態是穩定的。即只能變化一次，克服“空翻”現象。為此，可以由時鐘脈沖觸發器構成主從結構的觸發器。圖11-9為主從RS觸發器的原理圖和邏輯符號。主從RS觸發器由兩個相同的時鐘脈沖RS觸發器組成，但它們的時鐘信號相位相反。接受輸入信號的稱為主觸發器，產生輸出狀態的稱為從觸發器。第三十一頁，共152頁。第三十一頁，共152頁。11.2.3主從觸發器一、

主從RS觸發器

1．電路結構由兩級同步RS觸發器串聯組成。G1～G4組成從觸發器，G5～G8組成主觸發器。CP

與CP’互補，使兩個觸發器工作在兩個不同的時區內。第三十二頁，共152頁。第三十二頁，共152頁。2．工作原理Qn+1RS功能Qn功能表0101輸出狀態同S狀態11011010輸出狀態同S狀態0001111101××不定0000保持0101主從觸發器的觸發翻轉分為兩個節拍：

（1）當CP＝1時，CP’＝0，”從“保持。”主”工作，接收R和S端的輸入信號。（2）當CP時，即CP=0、CP’＝1。”主“保持，不再接收R、S信號；”從”工作，接收主觸發器輸出端的狀態。

1001011010101101第三十三頁，共152頁。第三十三頁，共152頁。主從觸發器的特點：（1）主從觸發器的翻轉是在CP由1變0時刻（CP下降沿）發生的。（2）CP一旦變為0后，主觸發器被封鎖，其狀態不再受R、S影響，因此不會有空翻現象。主從RS觸發器的符號：第三十四頁，共152頁。第三十四頁，共152頁。圖11-9主從觸發器（a）原理圖；（b）邏輯符號；（c）國際符號（a）（b）（c）第三十五頁，共152頁。第三十五頁，共152頁。圖11-9中，當CP=1時，，從觸發器被封鎖，保持原狀態不變。這時，主觸發器工作，根據輸入信號R、S確定的狀態。但不會影響從觸發器的狀態。因而在整個CP=1期間，主從觸發器的狀態保持不變。當CP由1變成0時，主觸發器被封鎖，不再受輸入信號R、S的影響，但同時，由0變成1，從觸發器按照主觸發器已有的的狀態翻轉，翻轉到和主觸發器相同的狀態。圖11-9中，當CP=1時，，從觸發器被封鎖，保持原狀態不變。這時，主觸發器工作，根據輸入信號R、S確定的狀態。但不會影響從觸發器的狀態。因而在整個CP=1期間，主從觸發器的狀態保持不變。當CP由1變成0時，主觸發器被封鎖，不再受輸入信號R、S的影響，但同時，由0變成1，從觸發器按照主觸發器已有的的狀態翻轉，翻轉到和主觸發器相同的狀態。第三十六頁，共152頁。第三十六頁，共152頁。[例11-3]圖11-10的主從RS觸發器中，已知輸入信號的波形，設觸發器的初態為Q=0，畫出對應的輸出波形。[解]應該注意這里使用的是主從觸發器，其動作特點是“CP高電平接收，下降沿開始翻轉”。所以，在“接收”期間，輸入信號應該保持不變，在“翻轉”時刻觸發器按照CP下降沿時刻的輸入信號引起的來確定次態，如圖11-10（b）中的前5個脈沖。

（a）（b）圖11-10例11-3的電壓波形第三十七頁，共152頁。第三十七頁，共152頁。在第6個CP脈沖的下降沿，輸入信號RS=00，觸發器似乎應該“保持”Q=0。但是，由于CP=1期間輸入信號發生了變換，應該考慮整個“接收”期間的輸入信號變換情況：CP=1期間，先是RS=01，主觸發器被“置1”，然后RS=00，主觸發器“保持”，保持主觸發器的“1”狀態，第6個CP脈沖的下降沿到來，從觸發器按主觸發器的狀態翻轉，變為“1”狀態。從這個例子可以看出，主從觸發器在使用時，要求在CP=1期間，輸入信號保持不變。否則，按照CP下降沿輸入信號確定的觸發器次態可能與實際不同。第三十八頁，共152頁。第三十八頁，共152頁。11.2.4邊沿觸發器主從觸發器要求在CP=1期間，輸入信號保持不變。但由于干擾信號的存在，不易做到。為了提高觸發器工作的可靠性，增強使用時的抗干擾能力，希望觸發器的次態僅僅由CP的下降沿（或上升沿）這一時刻的輸入信號狀態確定，而與這一時刻之前和之后的輸入信號狀態無關。為此，研制了各種邊沿觸發器。市面提供的邊沿觸發器有維持阻塞觸發器、利用門電路傳輸延遲時間的邊沿觸發器、使用CMOS傳輸門的邊沿觸發器等。第三十九頁，共152頁。第三十九頁，共152頁。維持阻塞觸發器TTL電路中，維持阻塞結構的邊沿觸發器用得較多，圖11-11為維持阻塞結構的RS觸發器。圖11-11中G1、G2、G3、G4組成一個普通的同步RS觸發器。如果使得CP由低電平跳變到高電平后輸入信號的變化不影響S’、R’，那么觸發器的次態就僅僅由CP上升沿時刻的輸入信號確定。

（a）電路結構；（b）邏輯符號（上升沿觸發）第四十頁，共152頁。第四十頁，共152頁。在同步RS觸發器的基礎上，增加了兩個控制門G5、G6，就構成維持阻塞結構的RS觸發器。在圖11-11中，G3、G5組成一個基本RS觸發器，G4、G6組成另一個基本RS觸發器。它們用來在CP=1期間保持觸發器的輸入信號。CP=0時，門G3、G4被封鎖，G3=G4=1，與非門G1、G2組成的基本RS觸發器保持原來的狀態。CP上升沿到來時，這一時刻的狀態分別被G3、G5，G4、G6組成的兩個基本RS觸發器保持。之后，即使的低電平消失，S’、R’的狀態也能維持不變。所以，把①稱為“置1維持線”，②稱為“置0維持線”。第四十一頁，共152頁。第四十一頁，共152頁。在CP=1期間，可能會先后出現低電平，使得S’、R’先后被置成1。這時若沒有③、④兩根線，則有G3=G4=0，G1、G2組成的基本RS觸發器的兩個輸入信號都為低電平，這是不允許的。增加③、④兩根線后，與非門G3、G4也構成一個基本RS觸發器，即使在CP=1期間，出現S’=R’=1的情況，G3、G4的狀態仍然保持不變，維持邏輯狀態互補。例如：當CP上升沿到來時，那么這時S’=1、R’=0、G3=0、G4=1，G1、G2組成的基本RS觸發器被置1。G3輸出的低電平同時將G4封鎖，阻止G4輸出低電平，即阻止輸出端的基本RS觸發器被置0。所以，③被稱為“置0阻塞線”。同樣的道理，④被稱為“置1阻塞線”，它的作用是阻塞G3，在輸出端基本RS觸發器被置0后，禁止G3輸出低電平。第四十二頁，共152頁。第四十二頁，共152頁。由此可知，CP=0期間，觸發器的狀態保持不變。在CP的上升沿到來時，觸發器按這一時刻的輸入信號確定次態。CP=1期間，由于維持阻塞作用產生，輸入信號失去作用，不影響觸發器的狀態，觸發器的狀態仍然保持不變。圖11-11的觸發器的狀態翻轉由CP的上升沿控制，即上升沿觸發。第四十三頁，共152頁。第四十三頁，共152頁。（a）（b）圖11-12例11-4的電壓波形[例11-4]圖11-12的邊沿RS觸發器中，已知輸入信號的波形，設觸發器的初態為Q=0，畫出對應的輸出波形。第四十四頁，共152頁。第四十四頁，共152頁。[解]本題與例11-3相比僅僅使用的觸發器電路結構不同，所以在畫輸出波形時，按照邊沿觸發器的動作特點，觸發器次態僅由CP觸發沿的輸入信號確定。在第6個CP脈沖的高電平期間，輸入信號發生了改變，但是觸發器的次態仍然按CP下降沿時刻的輸入信號確定。注意本例的觸發器為下降沿觸發.除了主從觸發器、維持阻塞觸發器，還有各種其他電路結構的觸發器也可以作到邊沿觸發，它們被籠統地稱為邊沿觸發器，本書對這類電路的結構和原理不做介紹。除非特別說明，后面提到的觸發器都是指這種邊沿觸發器。應該指出，不同的電路結構會導致觸發器不同的動作特點，但對電路的邏輯功能沒有影響。也就是說，只要是RS觸發器，不管是采用何種電路結構，都是根據輸入信號R、S的不同執行“置1”、“清0”、“保持”三種操作。第四十五頁，共152頁。第四十五頁，共152頁。11.2.5RS觸發器構成其他邏輯功能的觸發器

按邏輯功能的不同特點，通常將觸發器分為RS觸發器、D觸發器、JK觸發器、T觸發器等幾種類型。不同功能的觸發器，輸入信號對觸發器的操作方式不一樣。在應用中我們可以根據要求來選用合適的觸發器。同時，任何一種觸發器的功能都可以從其他類型的觸發器轉換得到。第四十六頁，共152頁。第四十六頁，共152頁。1.D觸發器RS觸發器在R=1、S=1時次態不確定。為了解決RS觸發器的輸入信號存在約束的問題，可以令RS觸發器的輸入信號在邏輯上始終處于互補狀態。如圖11-13所示。（a）（b）圖11-13D觸發器原理圖及其邏輯符號第四十七頁，共152頁。第四十七頁，共152頁。在圖11-13中，脈沖RS觸發器的輸入信號為：代入基本RS觸發器的特性方程，則有：這樣得到的電路構成另一種觸發器——D觸發器。D觸發器僅有一個輸入信號，可以根據輸入信號的不同進行“置1”、“清0”操作。第四十八頁，共152頁。第四十八頁，共152頁。D觸發器的特性方程：（11-5）圖11-4為D觸發器的功能表、狀態轉換圖。

表11-4D觸發器的功能表DQn+1

功能00清011置1圖11-14D觸發器的狀態轉換圖第四十九頁，共152頁。第四十九頁，共152頁。2.JK觸發器實際應用中，用得最多的還有JK觸發器。JK觸發器的工作原理圖和邏輯符號見圖11-15。

（a）（a）原理圖第五十頁，共152頁。第五十頁，共152頁。（b）（c）圖11-15JK觸發器原理圖及其邏輯符號（b）邏輯符號；（c）國際符號

(方框內的“┐”表示延遲輸出)圖11-15中的RS觸發器有：S=JQ’R=KQ第五十一頁，共152頁。第五十一頁，共152頁。代入RS觸發器的特性方程得到JK觸發器的特性方程：CP=1時有效圖11-5（a）的電路構成JK觸發器。JK觸發器可以根據輸入信號的不同進行“置1”、“清0”、“保持”、“翻轉”操作。顯然JK觸發器是觸發器中功能最多的一種.表11-5為JK觸發器的功能表，圖11-16為其狀態轉換圖。第五十二頁，共152頁。第五十二頁，共152頁。表11-5JK觸發器的功能表JKQ

n+1功能00Q保持010清0101置111翻轉第五十三頁，共152頁。第五十三頁，共152頁。3.T觸發器將JK觸發器的兩個輸入端并聯，記為T。這樣就構成T觸發器。見圖11-17。圖中：J=K=T，代入JK觸發器的特性方程，得到T觸發器的特性方程（CP上升沿有效）：

圖11-16JK觸發器的狀態轉換圖（圖中X表示可為“1”，也可為“0”）第五十四頁，共152頁。第五十四頁，共152頁。（a）（b）圖11-17T觸發器原理圖及其邏輯符號表11-6為T觸發器的功能表，圖11-18為狀態轉換圖。第五十五頁，共152頁。第五十五頁，共152頁。表11-6T觸發器的功能表TQ

n+1功能0Q保持1翻轉圖11-18T觸發器的狀態轉換圖第五十六頁，共152頁。第五十六頁，共152頁。T觸發器可以根據不同的輸入信號進行“保持”、“翻轉”兩種操作。令T觸發器的輸入信號T=1，就得到T'觸發器。T'觸發器除了時鐘輸入信號，再沒有其他信號輸入，每次CP脈沖到都執行“翻轉”操作。T'觸發器的特性方程（CP上升沿有效）：[例11-5]寫出圖11-19電路的次態方程，并畫出在給定輸入信號作用下的輸出波形。假設電路初始狀態為Q=0。

第五十七頁，共152頁。第五十七頁，共152頁。[解]仍然是根據給定輸入信號波形求電路的輸出波形。與例11-1、例11-2不同，本例中觸發器的輸入信號（驅動信號）由門電路將電路的輸入信號經過邏輯運算得到。因而不便直接對照觸發器功能表來畫輸出波形。這類電路，輸入信號未直接送到觸發器輸入端，應該先列出驅動信號（觸發器輸入信號）的真值表，并計算出與之對應的觸發器次態。這樣就得到電路不同輸入信號組合對電路的操作功能表（表11-7）。根據表（11-7）中輸入信號與觸發器次態的關系，很容易畫出電路的輸出波形。見圖11-19（b）。第五十八頁，共152頁。第五十八頁，共152頁。表11-7例11-5的功能表

輸入信號驅動信號次態ABJKQn+10000Q01101101011111（a）（b）圖11-19例11-5的電路圖第五十九頁，共152頁。第五十九頁，共152頁。11.3時序邏輯電路分析11.3.1時序邏輯電路的功能描述方法同步時序邏輯電路的邏輯功能可以由圖（11-1）或式（11-1）完全表達，但是電路的輸入、輸出、現態、次態之間的關系并不清晰、直觀。為了清楚、直觀地描述時序邏輯電路的功能。常常使用狀態轉換表和狀態轉換圖。第六十頁，共152頁。第六十頁，共152頁。1.狀態轉換表狀態轉換表采用類似真值表的形式，描述了時序電路的輸出和次態是如何由輸入與現態確定的。在狀態轉換表中，現態也和輸入信號列在一起，作為確定輸出與次態的條件。根據式（11-1）中的三組方程，可以計算出時序邏輯電路的狀態轉換表。例如表11-8為某時序邏輯電路的狀態轉換表。

第六十一頁，共152頁。第六十一頁，共152頁。輸入現態次態輸出XQ1Q0Q1n+1Q0n+1Z000010001100010110011001100111101000110010111100表11-8狀態轉換表第六十二頁，共152頁。第六十二頁，共152頁。2.狀態轉換圖時序邏輯電路的狀態轉換圖與上節中觸發器的狀態轉換圖類似，用圖形的方式描述了電路的狀態轉換關系，以及完成轉換的條件和當時的輸出。導致轉換的輸入信號和當時的輸出信號在箭頭旁邊標明。輸入、輸出用分號隔開，輸入寫在分子的位置，輸出寫在分母的位置。根據時序邏輯電路的狀態轉換表可以畫出對應的狀態轉換圖。例如，圖11-20就是根據表11-8畫出的某時序邏輯電路的狀態轉換圖。

第六十三頁，共152頁。第六十三頁，共152頁。圖11-20狀態轉換圖第六十四頁，共152頁。第六十四頁，共152頁。11.3.2同步時序電路分析的步驟

時序邏輯電路分析，就是找出給定的時序邏輯電路的邏輯功能。即指出電路的狀態以及輸出如何隨輸入信號和時鐘信號變化。在時序邏輯電路的功能描述方法中，說明功能最直觀的就是狀態轉換圖。所以，時序邏輯電路分析的任務就是，從給定的時序邏輯電路圖出發，求出電路對應的狀態轉換圖。時序邏輯電路分為同步時序電路和異步時序電路，所謂同步時序邏輯電路，就是它所含有的觸發器都在同一個時鐘信號的控制下工作。否則為異步時序電路。同步時序邏輯電路的分析方法比異步時序電路簡單。第六十五頁，共152頁。第六十五頁，共152頁。同步時序電路分析的具體實現步驟如下：（1）根據時序邏輯電路圖，寫出每個觸發器的驅動方程（觸發器輸入信號的邏輯表達式）。寫出電路的輸出表達式。（2）將驅動方程代入對應觸發器的特性方程，得到電路的狀態方程。（3）根據狀態方程和輸出方程計算電路的狀態轉換表。（4）根據狀態轉換表畫出狀態轉換圖。（5）歸納電路的邏輯功能，必要時畫出從給定初態開始的時序圖。時序邏輯電路的分析過程可以用圖11-21的流程表示。第六十六頁，共152頁。第六十六頁，共152頁。電路圖時鐘方程驅動方程各級狀態轉移方程輸出方程狀態圖、狀態表或時序圖判斷電路邏輯功能124一、分析時序邏輯電路的步驟:3檢查自啟動56.2時序邏輯電路的一般分析方法第六十七頁，共152頁。第六十七頁，共152頁。[解]首先列出電路對應的驅動方程，有輸出方程：圖11-22例11-6的時序邏輯電路圖（下升沿觸發）[例11-6]。第六十八頁，共152頁。第六十八頁，共152頁。驅動方程代入JK觸發器的特性方程，得到電路的狀態方程，有（CP下降沿有效）根據狀態方程和輸出方程，可以計算出電路的狀態轉換表。根據狀態轉換表又可以畫出電路的狀態轉換圖。從狀態轉換圖可以看出，電路有四個狀態。在時鐘信號的作用下，電路在00、01、10三個狀態之間循環。電路是一個“模3計數器”，輸出Y為計數器的進位信號。若電路處于無效狀態11，下一個時鐘信號到來后其次態為00，可以自動進入有效循環狀態。這種現象稱為電路可以自啟動。第六十九頁，共152頁。第六十九頁，共152頁。表11-9例11-6的狀態轉換表Q2Q1Q

2n+1Q1n+1Y00010011001000111001圖11-23例11-6的狀態轉換圖第七十頁，共152頁。第七十頁，共152頁。二、同步時序邏輯電路的分析舉例解:（1）寫出時鐘方程：該電路為同步時序邏輯電路，CP0=CP1=CP。

（2）寫出驅動方程：例6.2.1：試分析如圖所示的時序邏輯電路。第七十一頁，共152頁。第七十一頁，共152頁。（4）作狀態轉換表及狀態圖

①當X=0時：觸發器的次態方程簡化為：作出X=0的狀態表：輸出方程簡化為：現

態次

態輸

出Q1n

Q0n

Q1n+1

Q0n+1

Z

000101100100001（3）寫出觸發器的特性方程，將驅動方程代入特性方程，得各觸發器的次態方程：寫出輸出方程：第七十二頁，共152頁。第七十二頁，共152頁。作出X=1的狀態表：將X=0與X=1的狀態圖合并起來得完整的狀態圖。現

態次

態輸

出Q1n

Q0n

Q1n+1

Q0n+1

Z

001010011010000

②當X=1時：觸發器的次態方程簡化為：輸出方程簡化為：第七十三頁，共152頁。第七十三頁，共152頁。（5）畫時序波形圖。根據狀態表或狀態圖：

可畫出在CP脈沖作用下電路的時序圖。第七十四頁，共152頁。第七十四頁，共152頁。（6）邏輯功能分析：當X=1時，按照減1規律從10→01→00→10循環變化，并每當轉換為00狀態（最小數）時，輸出Z=1。該電路一共有3個狀態00、01、10。

當X=0時，按照加1規律從00→01→10→00循環變化，并每當轉換為10狀態（最大數）時，輸出Z=1。所以該電路是一個可控的3進制計數器。第七十五頁，共152頁。第七十五頁，共152頁。例時鐘方程：驅動方程：寫方程式第七十六頁，共152頁。第七十六頁，共152頁。求狀態方程JK觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程,并可寫出輸出方程：第七十七頁，共152頁。第七十七頁，共152頁。狀態轉移表00000101001110010111011100101001110000001001000000001000第七十八頁，共152頁。第七十八頁，共152頁。畫狀態轉移圖、時序圖自啟動特性：電路有效循環圈以外的狀態，經過若干個脈沖后，能自動的轉移到有效循環圈中的某個狀態里來，稱該電路能自啟動或具有自啟動能力。由于偏離狀態101、110、111經過一個脈沖后，能自動的分別轉移到有效狀態010、010、000，所以該電路能自啟動。第七十九頁，共152頁。第七十九頁，共152頁。電路功能時序圖由于，每來5個脈沖，該電路的狀態從000~100循環計數，且Z輸出1產生進位，所以該電路為能啟動的同步5進制加法計數器。第八十頁，共152頁。第八十頁，共152頁。驅動方程輸出方程

狀態方程(1)(2)時鐘方程第八十一頁，共152頁。第八十一頁，共152頁。（3）狀態轉換圖（4）描述功能為五進制計數器，且有自啟動能力第八十二頁，共152頁。第八十二頁，共152頁。11.3.3異步時序電路分析

異步時序邏輯電路的分析方法與同步時序邏輯電路的分析方法基本相同，但是異步時序邏輯電路中的觸發器沒有公共的時鐘信號。電路中的觸發器僅僅在自己的時鐘觸發沿到來時才可能發生狀態轉換，而沒有得到時鐘信號的觸發器則保持原來的狀態不變。所以，在分析異步時序邏輯電路時，應考慮每一個觸發器的時鐘條件，寫出每一個觸發器的時鐘方程。只有在時鐘條件滿足的情況下，才需要按狀態方程計算電路的次態。第八十三頁，共152頁。第八十三頁，共152頁。[例11-7]分析圖11-24時序邏輯電路的邏輯功能。圖11-24例11-7的時序邏輯電路圖第八十四頁，共152頁。第八十四頁，共152頁。[解]首先列出電路對應的方程。時鐘方程：驅動方程：狀態方程：（CP下降沿有效）（CP下降沿有效）（Q2下降沿有效）第八十五頁，共152頁。第八十五頁，共152頁。根據狀態方程，考慮時鐘條件，可以計算出電路的狀態轉換表。在表11-10中，用CP=1表示時鐘信號的下降沿到達。僅當時鐘條件滿足時才需要按狀態方程計算次態，時鐘條件不滿足時觸發器保持原來的狀態。表11-10中，先填寫所有的現態組合，然后按時鐘方程添入CP2、CP1，并按狀態方程計算Q2n+1、Q1n+1。再根據表中Q2的狀態變化情況填寫CP3，然后根據狀態方程計算Q3n+1。第八十六頁，共152頁。第八十六頁，共152頁。表11-10例11-7的狀態轉換表Q3Q2Q1Q3n+1Q2n+1Q1n+1CP3CP2CP1000001011001010011010011011011100111100101011101110011110000111111000111第八十七頁，共152頁。第八十七頁，共152頁。根據狀態轉換表可以畫出電路的狀態轉換圖。從圖11-25可以看出，電路是一個7進制計數器，可以自啟動。Q3Q2Q1000001010011111110101100圖11-25例11-7的狀態轉換圖第八十八頁，共152頁。第八十八頁，共152頁。例電路沒有單獨的輸出，為摩爾型時序電路。異步時序電路，時鐘方程：驅動方程：寫方程式第八十九頁，共152頁。第八十九頁，共152頁。求狀態方程D觸發器的特性方程：將各觸發器的驅動方程代入，即得電路的狀態方程：第九十頁，共152頁。第九十頁，共152頁。計算、列狀態表第九十一頁，共152頁。第九十一頁，共152頁。電路功能由狀態圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態按遞減規律循環變化，即：000→111→110→101→100→011→010→001→000→…電路具有遞減計數功能，是一個3位二進制異步減法計數器。畫狀態圖、時序圖第九十二頁，共152頁。第九十二頁，共152頁。圖11-26反饋歸零法構成12進制計數器計數器：74LS161芯片為4位同步二進制計數器11.3.4常用時序電路第九十三頁，共152頁。第九十三頁，共152頁。圖中，D3D2D1D0為置數輸入端，待輸入的計數器初始值由此輸入。Q3Q2Q1Q0為計數器狀態輸出端。C為進位信號輸出端，僅當計數器狀態為1111時才會輸出高電平進位信號。為異步清0信號，低電平有效。為同步置數控制信號，低電平有效，若=0，在CP的上升沿將D3D2D1D0的狀態送入計數器。EP、ET為計數器工作狀態控制端，高電平有效。=1、=1時，EP、ET只要有一個為0，計數器工作在“保持”狀態，不理會CP端輸入的脈沖。=1，=1，且EP=ET=1，計數器工作在“計數”狀態，每來一個CP脈沖，在CP的脈沖上升沿計數器作加法計數。表11-11為74LS161的功能表。第九十四頁，共152頁。第九十四頁，共152頁。表11-1174LS161的功能表EPETCP0XXXX000010XX↑110X↑11X0↑1111↑計數第九十五頁，共152頁。第九十五頁，共152頁。[例11-8]反饋歸零法實現12進制計數器。74LS161在正常情況下，輸出狀態按4位二進制數遞增。使用反饋歸零法可以利用計數器提供的清0控制信號，強制電路跳過不需要的狀態，構成我們所需容量的計數器。在具有異步清零功能的計數器中，使用一個過渡狀態SM來產生歸零邏輯。當這個過渡狀態出現時，計數器狀態立即回零。所構成的新的計數器中，由于SM狀態出現的時間極短，可以認為SM狀態是不存在的。見圖11-27。第九十六頁，共152頁。第九十六頁，共152頁。圖11-27反饋歸零法第九十七頁，共152頁。第九十七頁，共152頁。反饋歸零法實現方法：（1）寫出M的狀態編碼SM：M=12，SM=1100（2）求出歸零邏輯。用SM狀態譯碼產生要求的歸零邏輯。（3）畫出電路圖。如圖11-26所示。圖中，在與非門的輸入端用小圓圈表示對相應的信號取反。[例11-9]預置數法實現12進制計數器。與反饋歸零法類似，利用計時器的置數控制端也可以強迫計時器跳過某些不需要的狀態。與反饋歸零法不同的是，74LS161使用的是同步置數，所以，產生置數邏輯的狀態是一個穩定的有效狀態，如圖11-28中的SM狀態。圖11-28中，計時器的狀態數為M+1-n。第九十八頁，共152頁。第九十八頁，共152頁。圖11-28預置數法第九十九頁，共152頁。第九十九頁，共152頁。同時，還應該將設計要求的SM狀態的次態Sn的編碼送到計數器的置數輸入端。這樣當SM狀態產生置數信號時，在CP脈沖的作用下，電路的次態為Sn，而不是SM+1。預置數法實現方法：（1）寫出初始狀態Sn的狀態編碼，并送給置數輸入端。Sn=0000（D3D2D1D0=0000）（2）寫出置數邏輯SM的狀態編碼，產生置數邏輯。SM=1011第一百頁，共152頁。第一百頁，共152頁。（3）畫出電路圖11-29圖11-29預置數法構成12進制計數器第一百零一頁，共152頁。第一百零一頁，共152頁。有些計時器的置數控制信號是異步控制。如果是異步控制，那么置數邏輯對應的狀態SM就是一個臨時的過渡狀態，構成的計時器實際狀態數會比例11-9中的情況少一個。74LS160的邏輯符號和功能表與74LS161相同，功能和使用方法類似。不過74LS160為同步十進制計數器，輸出狀態為8421BCD碼，74LS160在1001狀態輸出進位信號第一百零二頁，共152頁。第一百零二頁，共152頁。[例11-10]74LS160的擴展。當計數器容量不夠時，可以通過擴展來擴充計數器容量。見圖11-30。

圖11-30兩片74LS160構成100進制計數器第一百零三頁，共152頁。第一百零三頁，共152頁。同樣，74LS161也可以擴展成多位二進制計時器。[例11-11]計算機中的CTC。計算機中的CTC（計數器/定時器單元）在計算機中用于定時或者對外部事件計數，CTC實際上就是一個可編程計數器(可重新定義、修改計數器的功能)。早期的計算機使用專門的CTC芯片，例如IBM-PC機使用的8253-5。現在較少使用單獨的CTC芯片，定時/計數器被集成到CPU或專門的接口芯片中。下面以MCS-51系列MCU為例加以簡單介紹。第一百零四頁，共152頁。第一百零四頁，共152頁。圖11-31MCS-51定時計數器Timer0/1的模式0和模式1圖11-31為MCS-51系列MCU的定時/計數器。MCS-51系列MCU有兩個定時/計數器，有四種工作方式，本例給出方式0和方式1的原理圖。在計算機中，幾乎所有的硬件資源都可以用程序控制。MCS-51中，定時/計數器由幾個專用寄存器控制。向寄存器寫入內容就相當于向（圖11-31）電路輸入信號。讀取寄存器的狀態就相當于查看電路的輸出。第一百零五頁，共152頁。第一百零五頁，共152頁。圖中，寄存器THx、TLx均為8位寄存器，可讀寫，THx、TLx拼成一個16位寄存器，用于存放計數器的計數值。初始化時，定時/計數初值被寫入THx、TLx中，定時/計數器啟動后，THx、TLx作加法計數。TFx為定時/計數器的溢出標志位（可以看成計數器的進位），THx、TLx發生溢出時，TFx被置位。TFx作為定時/計數器的中斷申請標志，由硬件置位，CPU進入中斷后，自動清除。圖中的TRx為定時/計數器的啟動信號，當GATEx、INTx#信號條件滿足時，TRx置位將啟動定時/計數器，令TRx=0則停止定時計數器。THx、TLx的計數脈沖通過一個數據選擇器輸入，C/Tx#作為定時/計數選擇信號。C/Tx#=1時，計數脈沖由芯片管腳Tx輸入，定時/計數器對外部事件計數。C/Tx#=0時，計數脈沖為CPU時鐘振蕩信號XTAL1的12分頻信號，定時/計數器對一個已知確定頻率的脈沖信號計數，也就是計時（定時）。第一百零六頁，共152頁。第一百零六頁，共152頁。2.寄存器及其應用寄存器是數字系統中用得很多的一種功能部件，用于存放多位二進制數。寄存器的每一位可以存放一位二進制數字，并且可以根據需要將其狀態設為“0”或“1”。當時鐘脈沖到來時，數據輸入端的信號狀態被寄存器保存起來。前面介紹的觸發器可以存放一位二進制數，所以，存放N位二進制數可以用N個觸發器組成。因為寄存器的每一位只要求“清0”、“置1”操作，故多半用D觸發器構成。構成寄存器每一位的觸發器使用公共的CP信號，CP信號到來時，輸入的數據被寄存器保持起來。第一百零七頁，共152頁。第一百零七頁，共152頁。圖11-3274LS75的邏輯符號第一百零八頁，共152頁。第一百零八頁，共152頁。74LS75是由同步結構的D觸發器構成的4位寄存器。CP=1期間，輸出Q的狀態隨輸入信號D的狀態而改變。74LS75中的4個D觸發器分為兩組，分別使用兩個時鐘信號。D0、D1使用CPA，D2、D3使用CPB。74LS175是由維持阻塞觸發器組成的4位寄存器，根據CP信號上升沿時刻的輸入信號確定寄存器的狀態。功能表見（表11-12），為異步清0信號，低電平有效，不受時鐘信號CP的限制。只有為“1”才能實現“數據保持”、“輸入信號鎖存”的功能。第一百零九頁，共152頁。第一百零九頁，共152頁。表11-1274LS175的功能表CP功能0X0000清01↑鎖存10保持11保持第一百一十頁，共152頁。第一百一十頁，共152頁。圖11-3374LS175的邏輯符號74LS75、74LS175都是既能作為4位寄存器，也能當作單個的D觸發器使用。第一百一十一頁，共152頁。第一百一十一頁，共152頁。74LS194為4位雙向移位寄存器，除了代碼存儲功能之外，還可以進行移位操作。其邏輯符號和功能表見圖11-34和表11-13。圖11-3474LS194的邏輯符號第一百一十二頁，共152頁。第一百一十二頁，共152頁。表11-1374LS194的功能表S1S0CP功能0XXX0000清0100↑保持101↑右移110↑左移111↑并入第一百一十三頁，共152頁。第一百一十三頁，共152頁。圖中，DIL為左移串行數據輸入端，D0D1D2D3為并行數據輸入端，DIR為右移串行數據輸入端。Q0Q1Q2Q3為寄存器狀態并行輸出端。CP為時鐘信號輸入端，上升沿有效。為“異步清0”端，低電平有效。為0，寄存器內容被無條件清0。S1S0為工作方式控制端。為1時，S1S0的不同組合確定74LS194實現數據的“保持”、“數據左移”、“數據右移”、“并行數據輸入”等操作。這些操作都在時鐘信號CP的上升沿進行。第一百一十四頁，共152頁。第一百一十四頁，共152頁。圖中，=“1”，S1S0=“01”，移位寄存器作右移操作，串行數據由DIR端輸入。4個CP脈沖后，DIR端輸入的4位串行數據“1101”被轉換成并行數據，由Q0Q1Q2Q3輸出。圖11-35串行數據轉換成并行數據[例11-12]數字系統中的串行接口中，輸入時要求將串行數據轉換成并行數據，輸出時要求將并行數據轉換成串行數據。下面的電路可以將輸入的串行數據轉換成并行數據。第一百一十五頁，共152頁。第一百一十五頁，共152頁。

環形計數器的特點：

電路簡單，N位移位寄存器可以計N個數，實現模N計數器。狀態為1的輸出端的序號等于計數脈沖的個數，通常不需要譯碼電路。1.環形計數器第一百一十六頁，共152頁。第一百一十六頁，共152頁。2．扭環形計數器

一般來說，N位移位寄存器可以組成模2N的扭環形計數器，只需將末級輸出反相后，接到串行輸入端。為了增加有效計數狀態，擴大計數器的模，可用扭環形計數器。第一百一十七頁，共152頁。第一百一十七頁，共152頁。[例11-13]移位寄存器構成環形計數器。按圖11-36將移位寄存器首尾相連，令D0=Q3，那么在連續的CP脈沖作用下，寄存器里的數據將作循環右移，這樣就構成環形計數器。圖11-36環形計數器第一百一十八頁，共152頁。第一百一十八頁，共152頁。例如，電路的初始狀態為Q0Q1Q2Q3=1000，則連續的時鐘脈沖使電路狀態按10000100001000011000循環。這里可以用不同的狀態記錄輸入脈沖的數目，那么電路就是一個計數器。根據移位寄存器的功能特點，設定初態即可寫出次態，因而可以直接寫出電路的狀態轉換圖。第一百一十九頁，共152頁。第一百一十九頁，共152頁。圖11-37例11-13的狀態轉換圖圖中，若取1000、0100、0010、0001的狀態循環為有效循環，則電路的其余狀態存在幾種無效循環。電路一旦進入無效循環，無法自動回到有效循環，該電路不能實現自啟動。為使電路能夠正常工作，必須先給電路輸入一個有效狀態。第一百二十頁，共152頁。第一百二十頁，共152頁。圖11-38能自啟動的環形計數器圖11-36的電路簡單修改即可實現自啟動。見圖11-38。只有Q2Q1Q0=000時，才能輸入D0=1，否則就輸入D0=0。這樣，總可以保證在不超過3個時鐘周期，電路就可以進入有效狀態。環形計數器電路結構簡單，若有效狀態僅包含一個“1”（或“0”），可以直接用觸發器輸出的1狀態（或“0”）表示計數器的狀態，第一百二十一頁，共152頁。第一百二十一頁，共152頁。用于循序控制時，不需要譯碼電路。但是，環形計數器的狀態利用很不充分，n位的環形計數器共有2n個狀態，而有效循環僅包含其中的n個狀態。[例11-14]4位雙向移位寄存器可以擴展，兩片74LS194方便地構成8位雙向移位寄存器。見圖11-39，余不詳述。圖11-39[例11-14]74LS194構成8位雙向移位寄存器第一百二十二頁，共152頁。第一百二十二頁，共152頁。11.4時序邏輯電路設計

11.4.1時序邏輯電路設計要求時序邏輯電路的設計，就是根據用文字描述方式給出的具體邏輯功能要求，設計出能夠實現其邏輯功能、滿足其具體要求的時序邏輯電路。所得到的設計結果力求簡單。設計的條件不同，結果最簡的標準也不一樣。選用SSI（小規模集成電路）進行設計，使用的基本單元是門電路、觸發器，最簡的標準是：使用的觸發器、門電路單元最少，并且使用的觸發器、門電路的輸入腳數目也最少。使用MSI、LSI（中、大規模集成電路）進行設計，使用的基本單元是可以完成特定功能的通用功能模塊。此時，最簡的標準是：使用的集成電路芯片數目最少，芯片之間的連線也最少。第一百二十三頁，共152頁。第一百二十三頁，共152頁。11.4.2同步時序邏輯電路的設計方法同步時序電路的設計步驟。（1）將文字描述的功能要求，轉化為邏輯關系描述，建立原始狀態圖。首先必須將對時序電路的文字描述變成電路的輸入、輸出和狀態轉換關系的說明，得到對應的原始狀態圖或原始狀態表。為此，應認真分析設計任務的邏輯關系，確定電路的輸入、輸出信號數目；確定電路要使用的狀態數目；并將設計要求表達為狀態轉換圖。（2）狀態化簡，得到最小狀態表。第一百二十四頁，共152頁。第一百二十四頁，共152頁。建立原始狀態圖只求完整、準確地表達設計要求，得到的原始狀態圖會包含一些多余的狀態，為了得到最簡的設計結果，必須進行狀態化簡，消去多余的狀態，得到最簡狀態表。（3）狀態賦值，得到二進制狀態表。在前面的抽象、化簡過程中，狀態圖（表）中的狀態都是用文字符號表示的。用電路實現時必須用二進制數字來表示這些狀態，這個過程叫狀態賦值或狀態編碼。這里，每個觸發器可以表示一位二進制數。使用觸發器的數目n按下式確定2n-1＜N≤2n其中，N為電路要求的狀態數目。經過狀態賦值，得到電路的二進制狀態表。（4）選定觸發器，求出電路的驅動方程、輸出方程。根第一百二十五頁，共152頁。第一百二十五頁，共152頁。據狀態表和選定觸發器的驅動表，可以得到電路的狀態轉換表，在其中填上觸發器的驅動信號和輸出信號。由此可以求出電路的驅動方程、輸出方程。（5）根據驅動方程、輸出方程畫出邏輯電路圖。先畫出設計中使用的觸發器，按驅動方程可以得到觸發器的每個輸入信號的連接方式，根據輸出方程可以得到整個電路的輸出信號。（6）檢查電路能否自啟動。在進行時序電路設計時，通常設計要求的狀態數目比電路實際提供的狀態數目要少。設計完成后必須檢查那些設計中沒有使用到的狀態（無效狀態）的情況。正常情況下，從無效狀態出發，輸入有限個時鐘脈沖，電路可以進入有效狀態，這時我們說電路可以自啟動。如果電路在無效狀態間循環，表明一旦電路進入無效狀態，就再也無法正常工作。此時必須修改設計，直到消除所有的無效循環，可以自啟動。同時也應該檢查進入無效狀態時的輸出信號，檢查輸出是否違反了設計要求，否則輸出方程也要修改。第一百二十六頁，共152頁。第一百二十六頁，共152頁。以上設計步驟可以用圖11-40的流程圖概括。圖11-40同步時序邏輯電路設計流第一百二十七頁，共152頁。第一百二十七頁，共152頁。圖11-40是同步時序電路設計的一般步驟，在具體的設計任務中根據實際情況有時可以省略某個設計步驟。上述步驟中，求觸發器的驅動方程要用到觸發器的驅動表：這是觸發器功能的又一種描述方式。與功能表不同，驅動表從使用的角度來說明觸發器的功能。驅動表回答了這樣的問題：如果知道觸發器的現態，需要觸發器進入指定次態，這時要求怎樣的輸入信號才能達到目的。觸發器的驅動表見表11-14、表11-15、表11-16、表11-17。第一百二十八頁，共152頁。第一百二十八頁，共152頁。表11-14RS觸發器的驅動表QQ

n+1RS00X001011010110X表11-15D觸發器的驅動表QQ

n+1D000011100111第一百二十九頁，共152頁。第一百二十九頁，共152頁。表11-16JK觸發器的驅動表QQ

n+1JK000X011X10X111X0表11-17T觸發器的驅動表QQ

n+1T000011101110第一百三十頁，共152頁。第一百三十頁，共152頁。若要JK觸發器由“0”狀態變成“1”狀態，表11-16JK觸發器的驅動表的第三行表明，令JK=1X即可。這實際上對應了功能表中的兩種操作：JK=10，觸發器“置1”，觸發器狀態由“0”變“1”；JK=11，觸發器“翻轉”，觸發器狀態也由“0”變“1”。驅動表描述了觸發器從已知現態轉換到某個次態時，對輸入信號的要求。[例11-15]使用JK觸發器設計一個同步7進制計數器。第一百三十一頁，共152頁。第一百三十一頁，共152頁。[解] 設計步驟：（1）建立原始狀態圖。根據設計要求，電路需要7個狀態，記為S0、S1、S2、S3、S4、S5、S6，一個進位輸出，記為Z。按題目要求可以得到圖11-41的原始狀態圖。圖11-41例11-15的原始狀態圖第一百三十二頁，共152頁。第一百三十二頁，共152頁。2）狀態化簡。圖11-41中沒有多余的狀態，無須化簡，已經是最小狀態圖。（3）狀態賦值。電路需要7個狀態，可以用三位二進制數表示。這里選用三位自然二進制加法計數編碼。分別用000、001、010、011、100、101、110表示S0、S1、S2、S3、S4、S5、S6。得到表11-18所示狀態轉換表。狀態轉換表中必須列出電路的所有狀態，設計中未用到的狀態（如本例中的111狀態），在狀態轉換表中作無關項處理。第一百三十三頁，共152頁。第一百三十三頁，共152頁。表11-18例11-15的狀態轉換表現態次態輸出Q2Q1Q0Q2n+1Q1n+1Q0n+1Z0000010001010001001100111000100101010111001100001111XXXX第一百三十四頁，共152頁。第一百三十四頁，共152頁。（4）選用JK觸發器，寫出驅動方程，輸出方程。根據狀態轉換表，可以寫出輸出方程：在狀態轉換表中添上觸發器的驅動信號，得到驅動信號的真值表。結合JK觸發器的驅動表，將完成狀態轉換要求的驅動信號填入表中。得到表11-19。表中最后一欄為驅動信號，對照表11-16JK觸發器的驅動表填入。例如第一行中，要求Q2由0到0，那么應該有J2K2=0X，要求Q0由0到1，則應該有J0K0=X1。第一百三十五頁，共152頁。第一百三十五頁，共152頁。表11-19例11-15驅動信號的真值表現態次態輸出驅動信號Q2Q1Q0Q2n+1Q1n+1Q0n+1ZJ2

K2J1

K1J0

K000000100X0X1X00101000X1XX101001100XX01X01110001XX1X11001010X00X1X1011100X01XX11100001X1X10X111XXXXXXXXXX第一百三十六頁，共152頁。第一百三十六頁，共152頁。驅動信號是電路的現態和輸入信號的函數，根據表11-19可以寫出電路的驅動方程（5）畫邏輯圖。按照求得的驅動方程、輸出方程，畫出邏輯電路圖。（6）檢查能否自啟動。電路存在一個無效狀態，根據設計結果的驅動方程和JK觸發器的特性方程，計算出無效狀態