第5講

單片機的時鐘、復位與電源管理5.1C8051F單片機時鐘系統5.2C8051F單片機復位系統5.3C8051F單片機電源管理一個內部振蕩器電路；一個外部振蕩器電路；5.1.1時鐘系統概述當/RST引腳為低電平時，兩個振蕩器都被禁止。單片機復位后從內部振蕩器啟動；包含：單片機可以使用內部振蕩器或外部振蕩器時鐘信號運行；5.1C8051F單片機的時鐘系統5.1.2內部振蕩器C8051F單片機內部振蕩器包括一個可編程內部時鐘發生器和一個控制寄存器:OSCICN通過控制寄存器:OSCICN，可以實現對內部振蕩器工作狀態的控制。復位后，單片機將使用內部振蕩器產生的時鐘信號作為單片機的系統時鐘，工作頻率為2MHz。5.1.3外部振蕩器C8051F單片機外部振蕩器包括一個可編程時鐘發生器和一個控制寄存器:OSCXCN；具有4種不同的配置：外部晶振、外部RC振蕩電路、外部電容振蕩電路和外部時鐘輸入。當外部晶體振蕩器穩定運行時，晶體振蕩器有效標志（OSCXCN寄存器中的XTLVLD）被硬件置‘1’。XTLVLD檢測電路要求在使能振蕩器工作和檢測XTLVLD之間至少有1ms的啟動時間。（在外部振蕩器穩定之前就切換到外部振蕩器可能導致不可預見的后果。）建議的過程為：1．使能外部振蕩器2．等待至少1ms3．查詢XTLVLD=>’1’4．將系統時鐘切換到外部振蕩器外部晶體振蕩器使用注意5.2C8051F單片機的復位系統5.2.1復位狀態

復位電路可以將控制器置于一個預定的狀態——復位狀態。在進入復位狀態時，將發生以下過程：CIP-51CPU停止程序執行特殊功能寄存器（SFR）被初始化為所定義的復位值外部端口引腳被置于一個已知狀態中斷和定時器被禁止

端口I/O鎖存器的復位值為0xFF（全部為邏輯‘1’），外部I/O引腳處于高電平狀態。復位之后弱上拉被使能。程序計數器（PC）被復位，PC=0000H;CIP-51使用內部振蕩器作為默認的系統時鐘,約為2MHz；看門狗定時器被使能，用系統時鐘的12分頻作為其時鐘源;程序從地址0x0000開始執行。在退出復位狀態時：5.2.2系統復位源框圖5.2.3上電復位/掉電復位

上電復位：在上電期間，器件保持在復位狀態，/RST引腳被驅動到低電平，直到VDD上升到超過VRST電平。從復位開始到退出復位狀態要經過一個延時。上電和VDD監視器復位時序掉電復位：當發生掉電或因電源波動導致VDD降到VRST以下時，電源監視器將/RST引腳驅動為低電平并使CIP-51保持復位狀態。當VDD又回到高于VRST的電平時，CIP-51將退出復位狀態。5.2.4外部復位

外部/RST引腳提供了使用外部電路強制MCU進入復位狀態的手段。在/RST引腳上加一個低電平有效信號將導致MCU進入復位狀態。盡管在內部有弱上拉，但最好能提供一個外部上拉和/或對/RST引腳去耦以防止強噪聲引起復位。從外部復位狀態退出后，PINRSF標志（RSTSRC.0）被置‘1’。5.2.5內部復位

軟件強制復位：向SWRSEF位寫1將強制產生一個上電復位。時鐘丟失檢測器復位：時鐘丟失檢測器實際上是由MCU系統時鐘觸發的單穩態電路。如果未收到系統時鐘的時間大于100微秒，單穩態電路將超時并產生一個復位。比較器0復位：比較器0復位是低電平有效：如果同相端輸入電壓（CP0+引腳）小于反相端輸入電壓（CP0-引腳），則MCU被置于復位狀態。操作方法：向C0RSEF標志（RSTSRC.5）寫‘1’可以將比較器0配置為復位源。應在寫C0RSEF之前用CPT0CN.7使能比較器0，以防止通電瞬間在輸出端產生抖動，從而產生不希望的復位看門狗定時器復位：MCU內部有一個使用系統時鐘的可編程看門狗定時器（WDT）。當看門狗定時器溢出時，WDT將強制CPU進入復位狀態。5.3電源管理C8051F有兩種可軟件編程的電源管理方式：空閑和停機。空閑方式（等待方式）CPU停止運行，而外設和時鐘處于活動狀態。工作電流：（10μA～5mA）

停機方式（掉電方式）CPU停止運行，所有的中斷和定時器（都處于非活動狀態，系統時鐘停止。工作電流：（0.2μA）5.3.1

空閑方式將空閑方式選擇位（PCON.0）置1導致單片機停止CPU運行并進入空閑方式。（1）進入空閑方式（IDLE）（2）空閑方式下單片機的狀態CPU停止運行；所有內部寄存器和存儲器都保持原來的數據不變。所有模擬和數字外設在空閑方式期間都可以保持活動狀態。PCON電源控制寄存器（3）單片機空閑方式的結束有被允許的中斷發生將結束空閑方式。當有一個被允許的中斷發生時，空閑方式選擇位（PCON.0）被清0，CPU將繼續工作。該中斷將得到服務，中斷返回（RETI）后將開始執行設置空閑方式選擇位的那條指令的下一條指令。/RST有效將結束空閑方式如果空閑方式因一個內部或外部復位而結束，則單片機進行正常的復位過程并從地址0x0000開始執行程序。WDT將產生一個內部看門狗復位，從而結束空閑方式。5.3.2停機方式（1）進入停機方式（STOP）將停機方式選擇位（PCON.1）置1導致CIP-51進入停機方式，在執行完對該位置1的指令后MCU立即進入停機方式。（2）停機方式下單片機的狀態CPU和振蕩器都被停止，實際上所有的數字外設都停止工作。（3）單片機停機方式的結束只有內部或外部復位能結束停機方式。5.2.4I/O端口和交叉開關特點及配置C8051F020有按8位端口組織的64個數字I/O引腳。

低端口（P0、P1、P2和P3）既可以按位尋址也可以按字節尋址。

高端口（P4、P5、P6和P7）只能按字節尋址。所有引腳都耐5V電壓，都可以被配置為：

漏極開路或推挽輸出方式和弱上拉。(1)I/O端口結構(2)I/O端口直流電氣特性C8051F020的數字資源需要通過4個低端I/O端口才能使用。每個引腳既可定義為通用的端口I/O（GPIO）引腳，又可以分配給一個數字外設或功能.(3)低端口功能結構（4）優先權交叉開關譯碼器及交叉開關配置優先權交叉開關譯碼器，為每個I/O功能分配優先權，從優先權最高的UART0開始。當一個數字資源被選擇時，尚未分配的端口引腳中的最低位被分配給該資源優先權高------------------------------優先權低由低位端口開始分配寄存器XBR0、XBR1和XBR2用于為數字I/O資源分配物理I/O引腳。XBR0：端口I/O交叉開關寄存器0

XBR1：端口I/O交叉開關寄存器1

XBR2：端口I/O交叉開關寄存器2

交叉開關寄存器被正確配置后，通過將XBARE（XBR2.6）設置為邏輯‘1’來使能交叉開關。(5)配置端口引腳的輸出方式每個端口引腳的輸出方式都可被配置為漏極開路或推挽方式，缺省狀態為漏極開路。端口0-3引腳的輸出方式由PnMDOUT寄存器中的對應位決定。例如： P3MDOUT.7為邏輯‘1’時將P3.7配置為推挽方式； P3MDOUT.7為邏輯‘0’時將P3.7配置為漏極開路方式。P1MDOUT：端口0輸出方式寄存器通過設置輸出方式為“漏極開路”并向端口數據寄存器中的相應位寫‘1’將端口引腳配置為數字輸入。例如：設置P3MDOUT.7為邏輯‘0’，并設置P3.7為邏輯‘1’即可將P3.7配置為數字輸入。(6)配置端口引腳的輸入方式(7)配置端口1的引腳為模擬輸入（AIN.[7:0]）端口1的引腳可以用作ADC1模擬多路開關的模擬輸入。通過向P1MDIN寄存器中的對應位寫‘0’即可將端口引腳配置為模擬輸入。缺省情況下端口引腳為數字輸入方式。注意：

被配置為模擬輸入的