1第2章8086微處理器及系統結構精品資料28086/8088的基本特征1979年推出，第一代超大規模集成電路（VLSI）微處理器，采用HMOS工藝制造，內含2.9萬晶體管。采用40引腳DIP封裝。地址總線寬度：20位，可直接尋址空間220＝1M字節單元(dānyuán)；數據總線寬度：8086是16位，8088是8位；133條指令，指令長度1～6字節，指令最短執行時間為0.4us（平均0.5us）。精品資料38086處理器結構(jiégòu)圖示精品資料4執行(zhíxíng)部件EU(ExecutionUnit)組成ALU（算術邏輯單元）：＋、－、and、or、xor、增量（inc）、減量（dec）、求補、移位等通用寄存器組（16位/8位）：AX（AH，AL），BX（BH，BL），CX（CH，CL），DX（DH，DL）基址指針寄存器BP（16位）堆棧指針寄存器SP（16位）源變址寄存器SI（16位）：DS:SI目的變址寄存器DI（16位）：ES:DI標志寄存器FR（或程序狀態字PSW）執行部件的控制電路（完成(wánchéng)指令譯碼等）負責執行指令精品資料5通用寄存器（數據寄存器）

的特殊用途(yòngtú)和隱含性質AX在輸入輸出指令中作數據寄存器用：inAX，80H在乘法指令中隱含存放(cúnfàng)被乘數或乘積；mulDX在除法指令中存放(cúnfàng)被除數或商：DivDXBX在間接尋址中作基址寄存器用，movAX，[BX]CX在循環指令和串操作中的計數器DX乘除指令中作為輔助寄存器I/O指令中作為端口地址寄存器：outDX，AL精品資料6堆棧(duīzhàn)的使用BP（BasePointer）：指向棧中一個數據區的基址(jīzhǐ)SP（StackPointer）：指向棧頂的當前位置40H，棧底BPSPLIFO后進先出從高低址向低地址生長演示精品資料7變址寄存器SI（SourceIndex）源變址寄存器DI（DestinationIndex）目的(mùdì)變址寄存器用處：與數據段寄存器一起用來確定數據段中某一存儲單元的物理地址；用于串處理指令精品資料8程序(chéngxù)狀態字PSW1514131211109876543210OFDFIFTFSFZFAFPFCF狀態標志方向標志中斷標志跟蹤標志控制標志進位標志奇偶標志半進位標志零標志符號標志溢出標志又稱標志寄存器，是一個(yīɡè)16位寄存器，由狀態（或稱條件碼）標志和控制標志構成。精品資料9標志(biāozhì)寄存器——狀態標志(biāozhì)用來記錄程序運行結果的狀態信息。由于這些狀態信息往往用作后續條件轉移指令的轉移控制(kòngzhì)條件，所以又稱為條件碼。零標志ZF（ZeroFlag）：若運算結果為0，則ZF＝1；否則ZF＝0。進位標志CF（CarryFlag）：若加法時結果最高位向前有進位或減法時最高位向前有借位，則CF=1，否則CF=0。溢出標志OF（OverflowFlag）：若帶符號數的運算結果超出了補碼表示的范圍，則OF=1，否則OF=0。溢出標志值＝最高位進位xor次高位進位奇偶標志PF（ParityFlag）：若運算結果低8位中“1”的個數為偶數，則PF＝1；否則PF＝0。符號標志SF（SignFlag）：若運算結果為負數，則SF=1，否則SF=0。它與運算結果的MSB（最高有效位）相同。輔助進位標志AF（AuxiliarycarrryFlag）：也稱“半進位標志”。若加法時結果低4位向前有進位或減法時結果低4位向前有借位，則AF=1，否則AF=0。此標志用于十進制算術運算指令。精品資料10標志(biāozhì)寄存器——控制標志(biāozhì)每一位控制標志都對一種特定的功能起控制作用?？梢酝ㄟ^專門的指令對其進行“置位”（Set）或“復位”（Reset）。中斷標志IF（InterruptEnableFlag）：如果IF置“1”，則CPU可以接受可屏蔽中斷請求；反之，則CPU不能接受可屏蔽中斷請求。CLI指令使IF=0，STI指令使IF=1。方向(fāngxiàng)標志DF（DirectionFlag）：用于串操作指令中的地址增量修改（DF＝0）還是減量修改（DF＝1）。CLD指令使DF=0，STD指令使DF=1。跟蹤標志TF（TrapFlag）：若TF＝1，則CPU按跟蹤方式（單步方式）執行程序。標志寄存器的修改LAHF/SAHF：取標志寄存器的低字節到AH中PUSHF/POPF：標志寄存器入棧/棧頂內容寫入標志寄存器精品資料11總線接口(jiēkǒu)部件BIU(BusInterfaceUnit)組成4個16位的段寄存器（CS代碼段寄存器、DS數據段寄存器、ES附加段寄存器、SS堆棧段寄存器）1個16位的指令指針(zhǐzhēn)寄存器IP（用來存放代碼段中的偏移地址）1個地址加法器：用于產生20位物理地址6個字節的指令隊列（ISQ）：FIFO輸入/輸出控制電路（總線控制邏輯）內部暫存器功能負責與內存或I/O端口傳送指令或數據地址加法器用來產生20位的物理地址精品資料128086/8088的存儲器組織(zǔzhī)有關存儲器的基本概念8086訪問存儲器的特性(tèxìng)存儲器分段精品資料13有關(yǒuguān)存儲器的基本概念數據組織位（Bit）：1個二進制位。計算機是在特定位數下工作(gōngzuò)的，如8位、16位、32位等。字節（Byte）：8位。位編號從右到左為0～7，第0位為最低位，第7位為最高位。字（Word）：16位。位編號從右到左為0～15，第0位為最低位，第15位為最高位。位0～7為低字節，位8～15為高字節。雙字（DoubleWord）：32位。位編號從右到左為0～31，第0位為最低位，第31位為最高位。位0～15為低字，位16～31為高字。存儲單元字節單元存儲8位二進制代碼；字單元存儲16位二進制代碼（相鄰二個字節單元）；雙字單元存儲32位二進制代碼（相鄰四個字節單元）。精品資料14存儲單元(cúnchǔdānyuán)的地址和內容存儲單元的地址是指為每個存儲單元指定的編號，從0開始用20位二進制數線性編址；二字節單元（字單元）和四字節單元（雙字單元）的地址均以第一個字節單元地址作為該單元的地址。存儲單元的內容是指一個存儲單元中存放的信息或數據。設某個存儲單元的地址為X，內容為Y，則有（X）＝Y。當從某個單元讀出其內容時，該單元內容不變，且可再次讀出；但寫入新內容時，原來的內容自動丟失。數據在存儲單元中的存放形式：對于一個16位或多字節的數據要占用(zhànyònɡ)二個或二個以上的字節單元，數據的低位存放在低地址字節單元，數據的高位存放在高地址字節單元。精品資料158086的訪存特性(tèxìng)低地址(dìzhǐ)，低字節；高地址(dìzhǐ)，高字節（低位在前高位在后）00000字地址FFFFFH3412字：1234H00000雙字地址FFFFFH3412雙字：56781234H5678精品資料168086存儲器地址(dìzhǐ)的分段8086地址總線20位，可以尋址220＝1M字節的地址空間。但8086的內部寄存器是16位（地址的寬度大于字長）。如何用16位寄存器提供20位地址？段式地址管理：對存儲器“分段”，即把1M字節內存空間分成若干段。每個段的大小可在64K（可由16位寄存器進行尋址）字節范圍內選取任意個字節；段的起始地址稱為“段基址(jīzhǐ)”，段基址(jīzhǐ)規定必須是16的整數倍。在1M字節的地址空間中，共有64K（可由16位寄存器進行尋址）個大小為16字節的小段，它們的首地址可以作為段基址(jīzhǐ)。要訪問的單元距段基址(jīzhǐ)的距離（字節數）為“偏移量”（Offset）。邏輯地址：程序設計時，使用的是邏輯地址。邏輯地址由“段基址(jīzhǐ)”和“偏移量”構成（均為16位），表示為“段基址(jīzhǐ):偏移量”物理地址：8086CPU訪問存儲器時，在地址總線上實際送出的地址。物理地址（20位）＝段基址(jīzhǐ)X16+偏移量精品資料17段式地址(dìzhǐ)管理“段基址”由段寄存器CS、DS、SS和ES提供“偏移量”由BX、BP、IP、SP、SI、DI提供指令單元地址(dìzhǐ)＝(CS)×10H＋(IP)堆棧操作單元地址(dìzhǐ)＝(SS)×10H＋(SP)/BP表達式數據單元地址(dìzhǐ)＝(DS)×10H＋地址(dìzhǐ)表達式……段的起始地址偏移量要訪問的單元段精品資料18地址計算(jìsuàn)舉例設程序的代碼段首地址在CS中，(CS)=123AH，指令指針(IP)=341BH，則物理地址PA=(CS)x16+(IP)=123A0H+341BH=157BBH，如圖所示，圖中左邊為地址計算模式(móshì)，中間為計算例示，右邊為地址對應的存儲區。精品資料19段的劃分(huàfēn)除非專門指定，一般(yībān)情況下，段在存儲器中的分配是由操作系統負責的。段的劃分：定長，可連續、可離散、可覆蓋、可重疊每個存儲單元有唯一的物理地址，但它卻可由不同的“段基址”和“偏移量”組成。例如：1200H:0345H12345H 1100H:1345H12345H精品資料20各段獨立(dúlì)的64K存儲區精品資料21實際情況的段分配(fēnpèi)舉例設程序代碼空間有8KB，數據(shùjù)信息實際占2KB，堆棧臨時存儲信息256B，此時分段情況如圖：由圖可知，代碼段的區域本可為02000H~11FFFH的64K空間，由于程序區只需要8KB，故程序區結束的第一小段（或節）的地址是數據段的起始地址，為04000H。精品資料22分段(fēnduàn)的意義允許程序能使用(shǐyòng)整個內存空間允許一個程序可以使用(shǐyòng)多個代碼段、數據段和堆棧段方便將程序、數據和堆棧分開存放在不同的存儲區可修改段寄存器的內容，實現同一程序的再定位功能精品資料238088/8086微處理器外部(wàibù)特性8088的引腳信號和總線(zǒnɡxiàn)形成8088的總線(zǒnɡxiàn)時序8086微處理器精品資料248088的引腳信號(xìnhào)和總線形成外部特性表現在其引腳信號上，學習(xuéxí)時請特別關注以下幾個方面：⑴引腳的功能⑵信號的流向⑶有效電平⑷三態能力指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的起作用的邏輯電平高、低電平有效上升、下降邊沿有效輸出正常的低電平、高電平外，還可以輸出高阻的第三態精品資料258088的兩種組態(zǔtài)模式兩種組態構成兩種不同規模的應用系統最小組態模式構成小規模的應用系統8088本身提供(tígōng)所有的系統總線信號最大組態模式構成較大規模的應用系統，例如可以接入數值協處理器80878088和總線控制器8288共同形成系統總線信號精品資料268088的兩種組態(zǔtài)模式（續）兩種組態(zǔtài)利用MN/MX*引腳區別MN/MX*接高電平為最小組態(zǔtài)模式MN/MX*接低電平為最大組態(zǔtài)模式兩種組態(zǔtài)下的內部操作并沒有區別IBMPC/XT采用最大組態(zǔtài)本書以最小組態(zǔtài)展開基本原理通常在信號名稱加上劃線（如：MX）或星號（如：MX*）表示低電平有效精品資料278088的引腳圖12345678910111213141516171819204039383736353433323130292827262524232221

GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0*(HIGH)MN/MX*RD*HOLD(RQ)*/GT0*)HLDA(RQ1*/GT1*)WR*(LOCK*)M/IO(S2*

)DT/R*(S1*

)DEN(S0

)ALEINTATEST*READYRESET8088精品資料28最小組態(zǔtài)的引腳信號數據和地址引腳讀寫控制引腳中斷請求和響應引腳總線(zǒnɡxiàn)請求和響應引腳其它引腳 精品資料291.數據(shùjù)和地址引腳AD7～AD0（Address/Data）地址/數據分時復用引腳，雙向、三態在訪問存儲器或外設的總線操作周期中，這些引腳在第一個時鐘(shízhōng)周期輸出存儲器或I/O端口的低8位地址A7～A0其他時間用于傳送8位數據D7～D0所謂分時復用，就是同一引腳在不同的時刻具有不同的功能。精品資料301.數據(shùjù)和地址引腳（續1）A15～A8（Address）中間8位地址引腳，輸出(shūchū)、三態這些引腳在訪問存儲器或外設時，提供全部20位地址中的中間8位地址A15～A8精品資料311.數據(shùjù)和地址引腳（續2）A19/S6～A16/S3（Address/Status）地址/狀態分時復用引腳，輸出、三態這些引腳在訪問(fǎngwèn)存儲器的第一個時鐘周期輸出高4位地址A19～A16在訪問(fǎngwèn)外設的第一個時鐘周期全部輸出低電平無效其他時間輸出狀態信號S6～S3精品資料322.讀寫控制(kòngzhì)引腳ALE（AddressLatchEnable）地址鎖存允許，輸出、三態、高電平有效(yǒuxiào)ALE引腳高有效(yǒuxiào)時，表示復用引腳：AD7～AD0和A19/S6～A16/S3正在傳送地址信息由于地址信息在這些復用引腳上出現的時間很短暫，所以系統可以利用ALE引腳將地址鎖存起來精品資料332.讀寫控制(kòngzhì)引腳（續1）IO/M*（InputandOutput/Memory）I/O或存儲器訪問，輸出(shūchū)、三態該引腳輸出(shūchū)高電平時，表示CPU將訪問I/O端口，這時地址總線A15～A0提供16位I/O口地址該引腳輸出(shūchū)低電平時，表示CPU將訪問存儲器，這時地址總線A19～A0提供20位存儲器地址精品資料342.讀寫控制(kòngzhì)引腳（續2）WR*（Write）寫控制(kòngzhì)，輸出、三態、低電平有效有效時，表示CPU正在寫出數據給存儲器或I/O端口RD*（Read）讀控制(kòngzhì)，輸出、三態、低電平有效有效時，表示CPU正在從存儲器或I/O端口讀入數據精品資料352.讀寫控制(kòngzhì)引腳（續3）IO/M*、WR*和RD*是最基本的控制信號(xìnhào)組合后，控制4種基本的總線周期總線周期IO/M*WR*RD*存儲器讀低高低存儲器寫低低高I/O讀高高低I/O寫高低高精品資料362.讀寫控制(kòngzhì)引腳（續4）READY存儲器或I/O口就緒，輸入、高電平有效(yǒuxiào)在總線操作周期中，8088CPU會在第3個時鐘周期的前沿測試該引腳如果測到高有效(yǒuxiào)，CPU直接進入第4個時鐘周期如果測到無效，CPU將插入等待周期TwCPU在等待周期中仍然要監測READY信號，有效(yǒuxiào)則進入第4個時鐘周期，否則繼續插入等待周期Tw。精品資料372.讀寫控制(kòngzhì)引腳（續5）DEN*（DataEnable）數據允許，輸出、三態、低電平有效有效時，表示(biǎoshì)當前數據總線上正在傳送數據，可利用它來控制對數據總線的驅動DT/R*（DataTransmit/Receive）數據發送/接收，輸出、三態該信號表明當前總線上數據的流向高電平時數據自CPU輸出（發送）低電平時數據輸入CPU（接收）精品資料382.讀寫控制(kòngzhì)引腳（續6）SS0*（SystemStatus0）最小組態模式下的狀態輸出信號它與IO/M*和DT/R*一道，通過編碼指示CPU在最小組態下的8種工作狀態：1.取指 5.中斷響應2.存儲器讀 6.I/O讀3.存儲器寫 7.I/O寫4.過渡(guòdù)狀態 8.暫停精品資料393.中斷請求和響應(xiǎngyìng)引腳INTR（InterruptRequest）可屏蔽中斷(zhōngduàn)請求，輸入、高電平有效有效時，表示請求設備向CPU申請可屏蔽中斷(zhōngduàn)并可通過關中斷(zhōngduàn)指令CLI清除標志寄存器中的IF標志、從而對中斷(zhōngduàn)請求進行屏蔽精品資料403.中斷請求和響應(xiǎngyìng)引腳（續1）INTA*（InterruptAcknowledge）可屏蔽中斷響應(xiǎngyìng)，輸出、低電平有效有效時，表示來自INTR引腳的中斷請求已被CPU響應(xiǎngyìng)，CPU進入中斷響應(xiǎngyìng)周期中斷響應(xiǎngyìng)周期是連續的兩個，每個都發出有效響應(xiǎngyìng)信號，以便通知外設其中斷請求已被響應(xiǎngyìng)、要求有關設備將中斷向量號送到數據總線精品資料413.中斷請求和響應(xiǎngyìng)引腳（續2）NMI（Non-MaskableInterrupt）不可屏蔽中斷請求，輸入、上升(shàngshēng)沿有效有效時，表示外界向CPU申請不可屏蔽中斷該請求的優先級別高于INTR，并且不能在CPU內被屏蔽（可以在cpu外被屏蔽）當系統發生緊急情況時，可通過它向CPU申請不可屏蔽中斷服務主機與外設進行數據交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電、內存校驗錯等系統故障精品資料424.總線請求(qǐngqiú)和響應引腳HOLD總線保持（即總線請求），輸入、高電平有效有效時，表示總線請求設備向CPU申請占有總線該信號從有效回到無效時，表示總線請求設備對總線的使用已經結束(jiéshù)，通知CPU收回對總線的控制權DMA控制器等主控設備通過HOLD申請占用系統總線（系統總線通常由CPU控制）精品資料434.總線請求(qǐngqiú)和響應引腳（續1）HLDA（HOLDAcknowledge）總線保持響應（即總線響應），輸出、高電平有效有效時，表示CPU已響應總線請求并已將總線釋放此時CPU的地址總線、數據總線及具有(jùyǒu)三態輸出能力的控制總線將全面呈現高阻，使總線請求設備可以順利接管總線待到總線請求信號HOLD無效，總線響應信號HLDA也轉為無效，CPU重新獲得總線控制權精品資料445.其它(qítā)引腳RESET復位請求，輸入、高電平有效該信號有效，將使CPU回到其初始狀態；當他再度返回無效時，CPU將重新開始工作(gōngzuò)8088復位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H精品資料455.其它(qítā)引腳（續1）CLK（Clock）時鐘輸入系統通過該引腳給CPU提供內部定時信號。（8088的標準工作(gōngzuò)時鐘為5MHz，IBMPC/XT機的8088采用了4.77MHz的時鐘，其周期約為210ns）精品資料465.其它(qítā)引腳（續2）Vcc電源(diànyuán)輸入，向CPU提供＋5V電源(diànyuán)GND接地，向CPU提供參考地電平MN/MX*（Minimum/Maximum）組態選擇，輸入接高電平時，8088引腳工作在最小組態；反之，8088工作在最大組態精品資料475.其它(qítā)引腳（續3）TEST*測試，輸入、低電平有效該引腳與WAIT指令配合使用(shǐyòng)當CPU執行WAIT指令時，它將在每個時鐘周期對該引腳進行測試：如果無效，則程序踏步并繼續測試；如果有效，則程序恢復運行也就是說，WAIT指令使CPU產生等待，直到引腳有效為止在使用(shǐyòng)協處理器8087時，通過引腳和WAIT指令，可使8088與8087的操作保持同步精品資料48“引腳”小結(xiǎojié)CPU引腳是系統總線的基本信號可以分成(fēnchénɡ)三類信號：8位數據線：D0～D720位地址線：A0～A19控制線：ALE、IO/M*、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND精品資料49最小組態(zǔtài)的總線形成AD7～AD0A15～A8A19/S6～A16/S3+5V8088ALE8282STB系統總線信號A19～A16A15～A8A7～A0D7～D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*（1）20位地址總線——采用3個三態透明鎖存器8282進行鎖存和驅動(qūdònɡ)（2）8位數據總線——采用數據收發器8286進行驅動(qūdònɡ)（3）系統控制信號——由8088引腳直接提供精品資料50補充(bǔchōng)：三態門和D觸發器三態門和以D觸發器形成的鎖存器是微機接口電路中最常使用的兩類邏輯電路三態門：功率放大、導通開關器件共用總線(zǒnɡxiàn)時，一般使用三態電路：需要使用總線(zǒnɡxiàn)的時候打開三態門；不使用的時候關閉三態門，使之處于高阻D觸發器：信號保持，也可用作導通開關三態鎖存精品資料51三態緩沖器（三態門）具有(jùyǒu)單向導通和三態的特性T為低平時：輸出(shūchū)為高阻抗（三態）T為高電平時：輸出(shūchū)為輸入的反相TAF表示反相或低電平有效TAFTAFTAF精品資料5274LS244雙4位單向緩沖器分成4位的兩組每組的控制端連接在一起控制端低電平有效(yǒuxiào)輸出與輸入同相每一位都是一個三態門，每4個三態門的控制端連接(liánjiē)在一起精品資料53雙向三態緩沖器具有(jùyǒu)雙向導通和三態的特性ABTOE*OE*＝0，導通

T＝1A→BT＝0A←BOE*＝1，不導通精品資料54D觸發器DQCQ電平鎖存DQCQ上升沿鎖存電平鎖存：高電平通過，低電平鎖存上升(shàngshēng)沿鎖存：通常用負脈沖觸發鎖存負脈沖(màichōng)的上升沿DQCQSR帶有異步置位清零的電平控制的鎖存器精品資料5574LS273具有(jùyǒu)異步清零的TTL上升沿鎖存器每一位都是一個D觸發器，8個D觸發器的控制(kòngzhì)端連接在一起精品資料56三態緩沖(huǎnchōng)鎖存器（三態鎖存器）TADQCB鎖存環節緩沖環節精品資料57Intel8282具有三態輸出(shūchū)的TTL電平鎖存器STB電平鎖存引腳OE*輸出(shūchū)允許引腳每一位都是一個(yīɡè)三態鎖存器，8個三態鎖存器的控制端連在一起精品資料5874LS373具有三態輸出的TTL電平(diànpínɡ)鎖存器LE電平(diànpínɡ)鎖存引腳OE*輸出允許引腳74LS373與Intel8282功能(gōngnéng)一樣精品資料59最小組態的總線(zǒnɡxiàn)形成AD7～AD0A15～A8A19/S6～A16/S3+5V8088ALE8282STB系統總線信號A19～A16A15～A8A7～A0D7～D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*精品資料60（1）20位地址總線的形成(xíngchéng)采用3個8282進行鎖存和驅動Intel8282是三態透明鎖存器，類似有Intel8283和通用數字集成電路芯片74373三態輸出：輸出控制(kòngzhì)信號有效時，允許數據輸出；無效時，不允許數據輸出，呈高阻狀態透明：鎖存器的輸出能夠跟隨輸入變化精品資料61（2）8位數據總線的形成(xíngchéng)采用數據收發器8286進行雙向驅動Intel8286是8位三態雙向緩沖器，類似功能的器件(qìjiàn)還有Intel8287、通用數字集成電路74245等另外，接口電路中也經常使用三態單向緩沖器，例如通用數字集成電路74244就是一個常用的雙4位三態單向緩沖器精品資料62（3）系統控制信號(xìnhào)的形成由8088引腳直接提供因為基本的控制信號8088引腳中都含有例如：IO/M*、WR*、RD*等其它(qítā)信號的情況看詳圖精品資料63最大組態(zǔtài)的引腳定義8088的數據/地址等引腳在最大組態與最小組態時相同有些控制信號不相同，主要(zhǔyào)是用于輸出操作編碼信號，由總線控制器8288譯碼產生系統控制信號：S2*、S1*、S0*——3個狀態信號LOCK*——總線封鎖信號QS1、QS0——指令隊列狀態信號RQ*/GT0*、RQ*/GT1*——2個總線請求/同意信號精品資料64最大組態的總線(zǒnɡxiàn)形成系統總線信號MEMR*MEMW*IOR*IOW*INTA*DMA應答電路AENBRDAEN’*AEN*CENA19～A12A11～A8A7～A0D7～D0AD7～AD0A11～A8A19/S6～A16/S3A15～A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*～S0*S2*～S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA*⑴系統地址總線采用三態透明鎖存器74LS373和三態單向緩沖器74LS244⑵系統數據總線通過三態雙向緩沖器74LS245形成和驅動(qūdònɡ)⑶系統控制總線主要由總線控制器8288形成MEMR*、MEMW*、IOR*、IOW*、INTA*精品資料658088的總線(zǒnɡxiàn)時序時序（Timing）是指信號高低電平(有效或無效)變化及相互間的時間順序關系?？偩€時序描述CPU引腳如何實現總線操作CPU時序決定系統(xìtǒng)各部件間的同步和定時什么是總線操作？精品資料668088的總線(zǒnɡxiàn)時序（續1）總線操作是指CPU通過總線對外的各種操作8088的總線操作主要(zhǔyào)有：存儲器讀、I/O讀操作存儲器寫、I/O寫操作中斷響應操作總線請求及響應操作CPU正在進行內部操作、并不進行實際對外操作的空閑狀態Ti描述總線操作的微處理器時序有三級：指令周期→總線周期→時鐘周期什么是指令、總線和時鐘周期？精品資料678088的總線(zǒnɡxiàn)時序（續2）指令周期是指一條指令經取指、譯碼、讀寫操作數到執行完成的過程。若干總線周期組成一個指令周期總線周期是指CPU通過總線操作與外部（存儲器或I/O端口）進行一次數據交換的過程8088的基本總線周期需要4個時鐘周期4個時鐘周期編號為T1、T2、T3和T4總線周期中的時鐘周期也被稱作“T狀態”時鐘周期的時間長度(chángdù)就是時鐘頻率的倒數當需要延長總線周期時需要插入等待狀態Tw何時有總線周期？演示精品資料688088的總線(zǒnɡxiàn)時序（續3）任何指令的取指階段都需要存儲器讀總線周期，讀取的內容是指令代碼任何一條以存儲單元為源操作數的指令都將引起存儲器讀總線周期，任何一條以存儲單元為目的操作數的指令都將引起存儲器寫總線周期只有執行IN指令才出現I/O讀總線周期，執行OUT指令才出現I/O寫總線周期CPU響應可屏蔽中斷(zhōngduàn)時生成中斷(zhōngduàn)響應總線周期如何實現同步？精品資料698088的總線(zǒnɡxiàn)時序（續4）總線操作中如何實現(shíxiàn)時序同步是關鍵CPU總線周期采用同步時序：各部件都以系統時鐘信號為基準當相互不能配合時，快速部件（CPU）插入等待狀態等待慢速部件（I/O和存儲器）CPU與外設接口常采用異步時序，它們通過應答聯絡信號實現(shíxiàn)同步操作精品資料70最小組態的總線(zǒnɡxiàn)時序本節展開微處理器最基本(jīběn)的4種總線周期:存儲器讀總線周期存儲器寫總線周期I/O讀總線周期I/O寫總線周期精品資料71存儲器寫總線(zǒnɡxiàn)周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數據A19～A16S6～S3READY（高電平）IO/M*WR*T1狀態——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復用總線(zǒnɡxiàn)輸出地址T2狀態——輸出控制信號WR*和數據D7～D0T3和Tw狀態——檢測數據傳送是否能夠完成T4狀態——完成數據傳送精品資料72I/O寫總線(zǒnɡxiàn)周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數據0000S6～S3READY（高電平）IO/M*WR*T1狀態——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態——輸出控制(kòngzhì)信號WR*和數據D7～D0T3和Tw狀態——檢測數據傳送是否能夠完成T4狀態——完成數據傳送精品資料73存儲器讀總線(zǒnɡxiàn)周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數據A19～A16S6～S3READY（高電平）IO/M*RD*T1狀態——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作(cāozuò)；ALE輸出正脈沖，表示復用總線輸出地址T2狀態——輸出控制信號RD*T3和Tw狀態——檢測數據傳送是否能夠完成T4狀態——前沿讀取數據，完成數據傳送精品資料74I/O讀總線(zǒnɡxiàn)周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數據S6～S3READY（高電平）IO/M*RD*0000T1狀態——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復用(fùyònɡ)總線輸出地址T2狀態——輸出控制信號RD*T3和Tw狀態——檢測數據傳送是否能夠完成T4狀態——前沿讀取數據，完成數據傳送精品資料75插入(chārù)等待狀態Tw同步(tóngbù)時序通過插入等待狀態，來使速度差別較大的兩部分保持同步(tóngbù)在讀寫總線周期中，判斷是否插入Tw1.在T3的前沿檢測READY引腳是否有效2.如果READY無效，在T3和T4之間插入一個等效于T3的Tw，轉13.如果READY有效，執行完該T狀態，進入T4狀態演示精品資料76最大組態的寫總線(zǒnɡxiàn)時序111110T4T3T2T1A15～A8A19～A16S6～S3由8288產生ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN寫命令AD7～AD0A7～A0輸出數據DT/R*AMWTC*MWTC*精品資料77最大組態的讀總線(zǒnɡxiàn)時序111101A15～A8A19～A16S6～S3ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN由8288產生輸入數據A7～A0AD7～AD0T4T3T2T1DT/R*MRDC*精品資料78復位和啟動(qǐdòng)操作時序精品資料798086與8088的不同（1）8088內部數據總線為16位，外部(wàibù)數據總線均為8位。8086是一個真正的16位微處理器，其內部數據處理和外部(wàibù)數據總線均為16位，擁有16位的地址/數據復用總線AD15～AD0。在讀寫存儲器或I/O口時，既可訪問一個字節也可同時訪問兩個字節。

8086處理器精品資料80（2）8086的存儲器組織，注意它分為偶、奇兩個存儲體，即所有的偶地址單元集中于偶存儲體，所有的奇地址單元集中于奇存儲體。偶、奇存儲體分別(fēnbié)用引腳信號A0=0和BHE*=0來選中，其數據線分別(fēnbié)連接著AD7～AD0和AD15～AD8。D15～D8D7～D0CSA19～A1奇存儲體D7～D0A19～A1BHEA0CSA19～A1偶存儲體D7～D0精品資料81（3）8088的第34號引腳為SS0（HIGH），8086的對應引腳為BHE*/S7，該引腳復用；在T1時輸出(shūchū)信號BHE*（由于僅在T1時出現，所以系統需要對它進行鎖存），在T2～T4，該引腳輸出(shūchū)狀態信號S7（但系統未定義它的功能）。BHE*有效時，表示高8位復