第五章存儲器主要內容一、存儲器的主要性能指標二、存儲器的分類三、內存的基本組成四、存儲系統的層次結構五、SRAM和DRAM六、存儲器的接口設計七、cache八、虛擬存儲器一、存儲器的主要性能指標

存儲器性能指標主要有五項： 容量、速度、功耗、可靠性、集成度。1、存儲器容量2、存取速度3、功耗4、可靠性5、集成度1、存儲器容量

存儲器容量:通常計算機編址單元是字節/字二個字節定義成一個字），存儲器的容量是指一個存儲器中單元總數，用字數或字節數表示。也可以用二進制位（bit）來表示。 如64K字=64K×16位，

512KB（B表示字節）=512K×8位。 外存為了表示更大的容量，采用MB、GB、TB等。 其中:

1KB=210B，1MB=220B，1GB=230B，1TB=240B2、存取速度

存取速度：存儲器的存取速度:

是指訪問（讀/寫）一次存儲器所需要的時間。常用存儲器的存取時間(MemoryAccessTime)

和存儲周期表示，MOS工藝的存儲器存取周期數為數十--數百nS，

雙極型RAM存取周期最快可達10nS以下， 一般存儲周期略大于存取時間， 其差別取決于主存的物理實現細節。

3.功耗維持功耗操作功耗

4.可靠性指存儲器對電磁場及溫度等變化的抗干撓能力

5.集成度指單位毫米芯片上集成的存儲電路數二、存儲器分類

1．按用途分類2．按存儲器存取方式不同3.按適用的機器類型1．按用途分類按存儲器用途可以分為主存儲器和輔助存儲器。⑴主存儲器（MainMemory） 主存又稱內存，用來存放計算機正在執行的或經常使用的程序和數據。CPU可以直接對它進行訪問，一般是由半導體存儲器構成，通常裝在主板上，存取速度快，但容量有限，其大小受地址總線位數的限制。 如在8086系統中， 有20條地址總線，CPU可以尋址內存1MB空間， 用來存放系統軟件及當前運行的應用軟件。⑵輔助存儲器（ExternalMemory）輔助存儲器又稱外存，是主存的后援，一般不安裝在主機板上，屬計算機的外部設備。輔存是為彌補內存容量的不足而配置的，用來存放不經常使用的程序和數據，需要時成批調入主存供CPU使用，CPU不能直接訪問它。最廣泛使用的外存是磁盤、光盤等。輔存容量大，成本低，所存儲信息既可以修改也可以長期保存，但存取速度慢。外存需要配置專門的驅動設備才能完成對它的訪問，如硬盤、軟盤驅動器等。計算機工作時存儲器工作情況：一般由內存ROM中引導程序啟動系統， 從外存儲器讀取系統程序和應用程序，送到內存RAM中；程序運行時中間結果放在RAM中，程序運行結束時將結果存入外存。2．按存儲器存取方式不同

對內、外存儲器進行進一步分類： ⑴外存儲器分類 ⑵內存儲器按使用屬性分類外存儲器信息存取方式特點例如順序存取存儲器SAM以文件或數據形式按順序存取磁帶不同地址讀/寫需時間不同。容量大,價格低存取速度慢。直接存取存儲器DAM先指向一個小區（如一個磁道），在小區內順序檢索存取信息時間與地址有關磁盤⑴、外存儲器分類

①順序存取存儲器SAM（SequentialAccessMemory）②直接存取存儲器DAM（DirectAccessMemory）⑵、內存儲器按使用屬性分類

內存儲器種類繁多，按使用屬性分為:①

隨機存取存儲器RAM（RandomAccessMemory）②只讀存儲器ROM（ReadOnlyMemory）

隨機存取存儲器RAM

（RandomAccessMemory）

SRAM靜態RAM(StaticRAM)

DRAM動態RAM（DynamicRAM）IRAM組合RAM

NVRAM非易失性隨機讀寫存儲器隨機存取存儲器RAM

（RandomAccessMemory）隨機存取存儲器RAM（RandomAccessMemory）：RAM也稱讀寫存儲器，對該存儲器內部的任何一個存儲單元，既可以讀出（?。?，也可以寫入（存）；

存取用的時間與存儲單元所在的物理地址無關；主要用作主存，也可作為高速緩存使用；

通常說的內存容量均指RAM容量。一般RAM芯片掉電時信息將丟失，目前有內帶電池芯片，掉電后信息不丟失的RAM，稱為非易失性RAM（NVRAM）。微機中大量使用MOS型（按制造工藝分成MOS型和雙極型）RAM芯片。按集成電路內部結構不同，RAM又可以分為靜態RAM和動態RAM。隨機存取存儲器RAM分類表內存特點用途用作主存高速緩存RAM細分SRAM靜態RAMDRAM動態RAM信息存取方式掉電時信息丟失，存取時間與物理地址無關集成度低，結構復雜，功耗大，不需刷新，速度非常快，讀（?。?寫入（存）（六個MOS管組成1位）讀/寫（一個晶體管、電容組成1位）信息10-3或10-6mS后自動消失必須周期性地刷新，集成度高，成本低，功耗低，必須外加刷新電路。PC機標準存儲器IRAM組合RAM讀/寫，刷新邏輯電路和DRAM集成在一起，動態RAM集成度，又不要刷新。標準存儲器讀/寫，由靜態RAM和E2PROM共同構成。用于掉電保護及存放重要信息。正常情況如同靜態RAM，掉電及電源故障瞬間信息保存在E2PROM中。NVRAM非易失性隨機讀寫存儲器DRAMFPDRAM：又叫快頁內存EDODRAM：EDORAM――ExtendedDateOutRAM——外擴充數據模式存儲器SDRAM（同步DRAM)SIMM是Single-InLineMemoryModule的簡寫，即單邊接觸內存模組,72線DIMM是DualIn-LineMemoryModule的簡寫，即雙邊接觸內存模組，168線DDR-SDRAM：DDRSDRAM（DoubleDataRateDRAM）或稱之為SDRAMⅡRambusDRAM：數據寬度16bit，頻率400MHzSLDRAM(SyncLinkDRAM,同步鏈接內存）VirtualChannelDRAM：VirtualChannel“虛擬信道”只讀存儲器ROM

（ReadOnlyMemory）

只讀存儲器ROM：

ROM中存儲器的信息是在使用之前或制作時寫入的，作為一種固定存儲；運行時只能隨機讀出，不能寫入；電源關斷，信息不會丟失，屬于非易失性存儲器件；常用來存放不需要改變的信息。 如操作系統的程序（BIOS）或用戶固化的程序。ROM按集成電路內部結構不同可分為五種：

掩膜編程ROM（MaskprogrammedROM）

PROM可編程ROM(ProgramableROM)

EPROM光可擦除PROM（ErasableProgramableROM）

E2PROM電可擦除PROM（ElectricallyErasablePROM）

FlashMemory快速電擦寫存儲器ROM掩膜ROM內容只能讀出，不能改變.半導體廠家用掩膜技術寫入程序成本低，適用于批量生產不適用研究工作PROM可編程ROM內容只能讀出，不能改變.用戶使用特殊方法進行編程，只能寫一次，一次編程不能修改。適用于批量生產不適用研究工作EPROM光可擦除PROM固化程序用紫外線光照5～15分鐘擦除，擦除后可以重新固化新的程序和數據。用戶可以對芯片進行多次編程和擦除。適用于研究工作不適用于批量生產。E2PROM電可擦除PROM實現全片和字節擦寫改寫，作為非易失性RAM使用。集成度和速度不及EPROM，價格高，擦寫在原系統中在線進行。FlashMemory快速電擦寫存儲器可以整體電擦除（時間1S）和按字節重新高速編程。CMOS低功耗；編程快（每個字節編程100μs整個芯片0.5s）；擦寫次數多（通?？蛇_到10萬）與E2PROM比較：容量大、價格低、可靠性高等優勢。用于PC機內裝操作系統和系統不能丟失初始功能的專門領域。需要周期性地修改被存儲的數據表的場合。內存細分信息存取方式特點用途只讀存儲器ROM分類按適用的機器類型臺式機：速度、容量筆記本：散熱服務器：穩定手持設備：體積……三、內存的基本組成

內存是一種接收、保存和取出信息（程序、數據、文件）的設備；一種具有記憶功能的部件；是計算機的重要組成部分，是CPU最重要的系統資源之一。

CPU與內存的關系如下圖所示。DSESSSCSIPPSW標志寄存器執行部件控制電路指令譯碼器4321數據暫存器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊列地址總線AB數據總線DB總線接口控制電路控制總線CB運算器地址加法器地址譯碼器、、、指令1指令2指令3指令4、、、數據1數據29AH、、、指令MOVAL,[BX]包含一個從存儲器讀操作存儲器CPU存儲器的結構存儲器地址線位數n，存儲單元數為N，他們之間的關系為N=2n。地址譯碼驅動讀寫放大電路...存儲體時序控制線路n位地址總線控制信號線X位數據總線

地址譯碼驅動電路

地址譯碼驅動電路:用來對地址碼進行譯碼，帶有一定驅動能力，作為地址單元選擇線。四、存儲系統的層次結構

1．程序的局部性原理：P171 時間局部性空間局部性2．多級存儲系統的組成三級層次的存儲器結構存儲系統的層次結構外存ExternalMemory主存MainMemory高速緩存Cache存儲系統的層次結構速度容量寄存器五、SRAM和DRAM一、靜態隨機存取存儲器（SRAM）構成器件：雙極型—快速穩定，集成度低，工藝復 雜。MOS—速度較雙極型低，比DRAM快。特點：存取周期快（雙極型10nS,MOS 幾十-幾百nS），不需刷新，外電 路簡單，基本單元晶體管數目較 多，適于小容量。⑴六管基本存儲器T1T2—雙穩態觸發器 T3T4—負載管T5T6—控制管特點：非破壞性讀出，雙穩態保持穩態不用刷新。⑶SRAM結構框圖：①地址譯碼器—采用雙譯碼②存儲矩陣—可選用位結構矩陣或字結構矩陣③控制邏輯和三態數據緩沖器—通過讀/寫端和CS片選端控制由I/O電路對存儲器單元輸入/輸出信號。SRAM芯片1KX8bit結構，10根地 址線，8根數據線WE、OE讀/寫允許線CE片選端SRAMA0—A9WECED0—D7OE二、動態RAM（DRAM）基本單元：有4管、3管及單管⑴單管動態RAM基本存儲單元原理：通過電容C存儲信息缺點：漏電和破壞性讀出改進：加刷新放大器，速度幾百次/秒改進動態RAM特點：①讀寫操作二次打入先輸RAS，后CAS②刷新操作只輸入RAS③刷新周期不能進行讀寫操作⑵DRAM的刷新電容C上高電平保持時間：約2mS刷新時間間隔：2mSDRAM內刷新：矩陣內一行行地進行，刷新一行的時間為刷新周期。刷新控制：由讀寫控制電路系統地完成DRAM刷新

注：讀寫過程也有刷新功能，但是隨機的，不保證所有RAM單元都能經讀寫刷新。刷新控制器(圖6-5)；協調完成前述DRAM特點中三項。 構成：⊿地址多路器 ⊿刷新地址計數器 ⊿刷新定時器 ⊿仲裁電路 ⊿定時發生器⊿刷新定時器定時發出刷新請求

CPU發出讀/寫申請⊿定時發生器按刷新或讀寫要求提供RAS、CAS和WE給DRAM芯片。⊿地址多路器①CPU地址轉換為行地址，列地址分兩次送入DRAM芯片，實現兩次打入。先RAS，后CAS②刷新地址計數器產生行掃地址，由RAS打入，無列掃地址。仲裁電路對優先權仲裁。注意在刷新周期不接受CPU的申請。六、存儲器芯片的接口設計

了解各種常用存儲器芯片接口特性是用戶設計微機存儲器系統的基礎，存儲器芯片的接口特性: 實質上就是了解它與CPU總線相關的信號線的功能及工作時序,以便實現存儲器芯片上信號線與CPU三大總線的連接，構成微機的存儲器系統。因此本節分二個層次介紹存儲器芯片：1、介紹存儲器與CPU總線相關的信號線2、存儲器芯片與CPU的連接方式。1、存儲器

與CPU總線相關的信號線

存儲器件與CPU相關信號線一般包括三種：（1）、地址線（入）（2）、數據線（入／出）（3）、控制線（入）（1）、地址線An~A0

存儲器芯片的存儲單元數取決于地址線的位數。

地址線An

~A0

An為最高位（MSB），A0是最低有效位（LSB）， 下標n總比地址引腳數少1。 對于1KB的存儲器有10條地址引腳（A9

~

A0）， 用來選擇1024個存儲單元； 具有11條地址總線的芯片（A10

~A0），就有2048個存儲單元供使用， 而對于8088CPUPC機，具有20位（A19

~

A0）地址總線，直接進行選擇存儲單元可以達1MB。

一般存儲器件信息是以二進制0或1形式存取。（2）、數據線（入／出）數據線（O7

~O0或I／O7

~

I／O0） ROM芯片有一組可以進行輸出的數據總線（O7

~O0） RAM芯片有一組可以進行輸入／輸出的數據總線 （I／O7

~

I／O0）其中：O7或I／O7為最高位MSB； O0或I／O0為最低位LSB。 用于存（寫）／?。ㄗx）數據。 數據總線8位意味著一個存儲單元存放8位（1個字節）數據， 當然還有32位、16位、4位．1位等總線寬度的存儲器芯片。（3）、控制線（入）控制線隨著芯片不同而不同： ①ROM控制線 ②SRAM控制線

①ROM控制線ROM芯片提供兩個控制輸入信號：

芯片允許，輸出允許。

＝1使該芯片處于低功耗備用模式； ＝0該芯片被選中，使O7~

O0處于允許狀態；=1輸出被禁止,O7~

O0處于高阻； =0允許O7~

O0正常輸出。由此可見，使ROM能有效地操作必須使==0。②SRAM控制線靜態RAM(SRAM)提供三個控制輸入信號:

芯片允許輸出允許寫允許無論對SRAM進行讀或寫數據時，必須使=0。向SRAM寫數據時，=0、=0、=1，將I/O7

~I/O0配置為輸入，實現存儲器寫操作。從SRAM讀出數據時，=1、=0、=0，I／O7

~I／O0為非高阻態，實現對存儲器讀操作。注意:＝＝0不能存在。

＝＝1數據線處于高阻抗狀態， 即不能讀/不能寫。(3).DRAM存儲器動態RAM(DRAM)以電荷形式存儲信息的器件。以INTEL2164為例2164為64K×116根地址分為兩組 RAS（行地址有效）時，A0—A7有效CAS（列地址有效）時，A8—A15有效DIN為數據輸入，DOUT為數據輸出2164內部有4個128×128的存貯矩陣DRAM必須在2ms內對所有內存單元刷新RAS作為刷新的選通信號刷新時按行進行，且數據線不起作用2164A0—A15DINDOUTWERASCAS芯片地址線與CPU的低地址總線相連，以確定存儲器片內地址，剩下CPU的高位地址通過地址譯碼產生片選控制信號。存儲器芯片的選擇原則確定好電路結構以后，存儲器芯片的選擇應盡量選用容量相同的芯片存儲器芯片連接原則2、存儲器芯片與CPU的連接設計步驟(1)根據設計需求，確定存儲器的選型和數量存儲器的存取速度與CPU時序之間的配合存儲器的電平信號與CPU的電平配合容量大小的計算(2)根據地址的要求，設計地址線的連接方式芯片地址線與CPU的低地址總線相連，以確定存儲器片內地址，剩下CPU的高位地址通過地址譯碼產生片選控制信號。（3）設計存儲器數據線的連接方式 數據線連接 驅動電路設計（4）設計控制線的連接方式 片選信號 讀/寫信號8086的引腳GNDAD14AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DEN(S0)INTA(QS1)12403938373433323130292827262524232221RESETREADYTESTALE(QS0)DT/R(S1)3635AD1141718192015163AD13…….…….設計需求設計一個2Kx8位的存儲器，與8088CPU相連。分別使用： 讀寫存儲器RAM2114芯片（1K4位/片）6116芯片（2K8位/片）

1.讀寫存儲器RAM（2114芯片）①2114的引腳和邏輯符號如下圖示：

A0~A9I/O1~I/O42114寫允許WE片選CS2114與8088CPU的連接

要求利用2114組成容量為2K8的存儲器1容量設計：2114數據線位數為4位,8088CPU數據總線是8位的，2K容量的存儲器用4片2114實現。2地址線需要10位,即A0～A9。 因為2114存儲單元數為1K(210=1024)單元3數據線2片2114做為一組，構成8位，連接到數據線4控制線 片選信號：CS 讀/寫信號:WE

2114與CPU的連接A0

A9A0

A9A0

A9A0

A9A0

A9CSCSCSCSWEWEWEWED3D0D7D4D7D4D3D02114211421142114D7D0CPUA19

A10IO/M1K1KWRDBABCB片選譯碼?

????地址總線數據總線控制總線2.讀寫存儲器RAM（

6116芯片）A10~A0I/O0~I/O76116寫使能WE輸出使能OE片選CS6116存儲芯片為2K8位引腳圖如下要求利用6116組成容量為2K8的存儲器6116與8088CPU的連接

要求利用6116組成容量為2K8的存儲器，該存儲器的地址是A0000h-A07FFh1容量設計：6116數據線位數為8位,8088CPU數據總線是8位的，2K容量的存儲器用1片6116即可實現。2地址線需要11位,即A0～A10。。因為6116存儲單元數為2K(211=2048)單元3數據線8位I/O引腳可連接到數據線4控制線 片選信號：CS 讀/寫信號:WE 輸出使能信號:OE

CPU6116與CPU的連接D7~D0A19~A0WRRDM/IO6116CSD7

~D0A10~A0CPUD7~D06116與CPU的連接A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A11問題：總線驅動能力不夠

數據總線驅動器

74LS245

（8位雙向三態總線驅動器）

引腳圖真值表存儲器寫=0,則=1,DIR=1,A→B存儲器讀=1,即=0,DIR=0,B→A6116與74LS245的連接74LS245ADIRGB存儲器寫DIR=1,A→B存儲器讀DIR=0,B→ACPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A1174LS245ADIRGB存儲器寫DIR=1,A→B存儲器讀DIR=0,B→A6116與74LS245的連接CPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A11問題：如何讓該存儲芯片的地址范圍在A0000h-A07FFh之間要求存儲地址為：A0000～A07FFH1010000000000000000010100000011111111111A19~A11A10~A0片選信號－－譯碼常用的譯碼器有以下三種

與非門譯碼器3－8譯碼器（74LS138）PLD可編程譯碼器與非門&74LS308個輸入端1個輸出端要使得輸出端為0，必須全部的輸入端都為1任何一個輸入端為0,則輸出為174LS245ADIRGBCPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11片選譯碼A19~A11與非門的譯碼電路&74LS3074LS245ADIRGB與非門的譯碼電路CPUD7~D0A10~A06116WEOECSD7

~D0A10~A0WRRDM/IO11&74LS301A19A18A16A17A15A13A14A12101000000A11作業用6116芯片，設計一個4K*16bit的存儲器，連接到8086CPU.要求地址范圍從B1000h開始。設計需求設計一個16Kx8位的只讀存儲器，與8088CPU相連。

只讀存儲器ROM 以EPROM2716(2K8)。

只讀存儲器ROM（2716）

2716存儲芯片為2K8位其引腳圖如下:2716A10~A0D7~D0OECE/PGMVCC=5V

VPP{使用5V編程+25V2716與8088CPU的連接

要求利用2716組成容量為16K8的存儲器1容量設計：2716數據線位數為8位,8088CPU數據總線是8位的，2K容量的存儲器用8片2716即可實現。2地址線需要11位,即A0～A10。。因為2716存儲單元數為2K(211=2048)單元3數據線8位I/O引腳可連接到數據線4控制線 片選/編程信號:CE/PGM 輸出使能信號:OE

3－8譯碼器（74LS138）使能輸入選擇輸入G1G2AG2BCBAY0~Y7輸出100000Y0=0其余為1100001Y1=0其余為1100010Y2=0其余為1100011Y3=0其余為1100100Y4=0其余為1100101Y5=0其余為1100110Y6=0其余為1100111Y7=0其余為1Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA0800~0FFFH3800~3FFFH0000~07FFH用74LS138全譯碼實現真值表000000000011111111110000000000111111111100000000001111111111A12A11A1300 000 00100111輸出A10A9~A0地址范圍只Y0=0只Y1=0只Y7=001010100A15A14A12A11A13A14IO/MA1574LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFH存儲器地址：FC000~FC7FFHFC800~FCFFFH …FF800~FFFFFH111111y0y7七高速緩沖存儲器（Cache）七高速緩沖存儲器（Cache）

用Cache來解決CPU與內存之間的速度差。

CPU-Cache-DRAM-外存

Cache工作原理：程序訪問在時空上的局部性。

Cache設計思想：把經常訪問的代碼和數據保存到SRAM組成的高速緩沖存儲器中，把不常訪問的代碼和數據保存到大容量DRAM中，使得存儲器系統的價格降低，而訪存時間接近零等待。多層次存儲器結構如圖Cache的工作原理Cache對CPU而言是透明的，CPU送出的仍是主存地址Cache的容量遠遠小于主存，只有很小一部分主存的內容保存在cache中。需要判斷需要訪問的內存數據是否在cache中。檢索成功，則將內存地址轉換為cache地址，到cache中取得數據；否則還需訪問主存，并將訪問的數據塊及附近的內容送到cache中。地址變換Cache的替換算法Cache與主存保持一致

Cache的命中和命中率：CPU訪存的內容正好在Cache中就稱為命中。命中的幾率即命中率。主存和Cache比例與命中率關系：一般主存和Cache比例為1M：4K時命中率為90%。主存（MB） 8 16 32 64 128 Cache(KB) 32 64 128 256 512

Cache的數據更新方式：①通寫式②回寫式主存與Cache地址映象的3種基本結構：①全相聯Cache②直接映象Cache③組相聯Cache全相聯映射主存大?。?nCache大?。?mPage大小：2p

例：p=10,m=12,n=14則：Page大小為1kCache大小為4k主存大小為16k全相聯映射1（頁）23456789101112131415161（頁）234主存(16k)Cache(4k)注：此處為表示方便，將地址