EDA與數字系統設計_第1頁
EDA與數字系統設計_第2頁
EDA與數字系統設計_第3頁
EDA與數字系統設計_第4頁
EDA與數字系統設計_第5頁
已閱讀5頁，還剩3頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

會計學1EDA與數字系統設計

基本概念EDA——電子設計自動化

ASIC——專用集成電路

FPGA——現場可編程門陣列

CPLD——復雜可編程器件

GAL——通用陣列邏輯

ISP——在系統可編程

JTAG——聯合測試行動小組第1頁/共8頁EDA概念發展EDA廣義定義：半導體工藝設計自動化、可編程器件設計自動化、電子系統設計自動化、印刷電路板設計自動化、仿真與測試、故障診斷自動化形式驗證自動化統稱為EDA工程第2頁/共8頁EDA技術極大地降低硬件電路設計難度，提高設計效率，是電子系統設計方法質的飛躍。EDA技術實現載體：CPLD/FPGA描述方式：硬件描述語言HDL設計方法：自上至下（ToptoDown)設計工具：開發軟件、開發系統硬件驗證：實驗開發系統第3頁/共8頁EDA設計流程第4頁/共8頁設計輸入(原理圖／HDL文本編輯)1.圖形輸入

狀態圖輸入波形圖輸入原理圖輸入在EDA軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖

2.

HDL文本輸入

將使用了某種硬件描述語言(HDL)的電路設計文本，如VHDL或Verilog的源程序，進行編輯輸入。

綜合

整個綜合過程就是將設計者在EDA平臺上編輯輸入的HDL文本、原理圖或狀態圖形描述，依據給定的硬件結構組件和約束控制條件進行編譯、優化、轉換和綜合，最終獲得門級電路甚至更底層的電路描述網表文件。第5頁/共8頁適配

將由綜合器產生的網表文件配置于指定的目標器件中，使之產生最終的下載文件，如JEDEC、Jam格式的文件。時序仿真與功能仿真

時序仿真

接近真實器件運行特性的仿真

功能仿真直接對VHDL、原理圖描述或其他描述形式的邏輯功能進行測試模擬編程下載

硬件測試

第6頁/共8頁實現載體：CPLD/FPGA描述方式：硬件描述語言VHDL、VerlogHDL等設計工具：開發軟件、開發系統硬件驗證：實驗開發系統EDA技術的涉及內容生產廠家：Altera、Xilinx、Lattice設計思路：

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論