【金榜】為廣大考研學子提供考研資主要包括 ，勤思，凱程等機構的絡課程和相關資料 網絡課 概況考研公共課【政，英，數】，目前只更新【】的課程，我們要保證課程更新的進度要專業課 【教育學】全科簽約全程聯報 【中醫綜合】全科簽約全程聯報【法律】全科導師全程聯報 【應用統計】全科簽約全程聯報【 管理類】聯考綜合能力全科導師全程聯報 【翻譯】全科簽約全程聯報 【工程管理碩】士全科導師全程聯報【西醫綜合】全科簽約全程聯報 【會計MPACC】全科直通車G【計算機基礎綜合】全科導師全程聯報 【歷史學】全科簽約全程聯報【日語(203)】導師全程 【應用心理】導師全程 【音樂學】全科簽約全程聯報班【金融】導師全程·課程信息 名稱（考 ， 掃 關關注后，聯 ，發送【專業課名稱】即可免費領取相應專業課的資料內容簡《2016年考研考點命題思路計算機組成原理》嚴格按照計算機考研408統考大綱的計本書每一個考點中題，絕大部分來源于名校計算機考研和統考，少部分來源名校期末考試試題中的精華部分，是408統考大綱和高校考研的較好結合。為了提高考題的質量和解析的力求考生能夠通過掌握一個題目而達到舉一反三，有利于考生利用更少的時間掌握的知識。 夢享團隊成立于2013年10月份，目前共有31人，隊員以、和交通大學3所高校的學生為主，其他名校學生為輔，都是上研不久的，以及一些考研考研的，夢享團隊隊員也經歷過和大家一樣的坎坷辛苦。我們深切地體會到，每一個計算機專業考研題，側重于考查對基礎知識的掌握，考研書更應該側重于培養的實戰能力。但目前的考研絕大多數傾向于知識點的講解，不注重培養考為了提高的性，本套嚴格按照408統考大綱編寫，涵蓋了統考大綱所有指定的內容，并融合了統考和名校考研的精華，是408統考大綱、統考和高校考研的較好結合。為了提高考題的質量和解析的準確度，參考資料采用以組織嚴謹，結構清晰夢享考研系列通過對統考大綱和高校考研的深入剖析和總結，精心規劃和部署了各個章節，對每一個章節的考點作了獨家策劃，使得本套組織嚴謹，結構清突出重點，注重實戰為了直擊命題、突出重點、給節約時間、培養的實戰能力，在考題的挑開在統考或者自主命題的高校的考研上極少出現的極難、極易、極偏知識點，精心挑內容，在較重要的內容部署較多題，在較為不重要的知識點抓住重點布置題型。解析詳細，深入剖析具代表性題供大家實戰訓練，并對這些習題進行詳細、深入的剖析，問題的本質融入了夢享團隊的集體智慧。另外，感謝我們團隊新成員、、、白洋等10幾位同學提供的建議和幫助！助于大家利用更短的時間考得更高分數的考研書。我們每年都會合理調整這套，使得夢享團隊會牢牢記住這樣一句話——“助實現夢想，是我們的夢想！”跟這度過每一個難忘的日日夜夜！也祝福2016年考研的，獲得的成功！20164月于第一章計算機系統概 考點 考點 考點 第二章數據的表示和運 考點 考點 考點 考點 第三 系 考點 考點 考點 考點 主器與CPU的連 考點 雙口RAM和多模塊 考點 考點 第四章指令系 考點 考點 考點3CISC和RISC的基本概 第五 處理器 考點 CPU的功能和基本結 考點 考點 考點 考點 第六章總 考點 考點 考點 考點 第七章輸入輸出（I/O）系 考點 I/O系統基本概 考點 考點 I/O接口（I/O控制器 考點 I/O方 第一章計算機系統1一．選擇題部分（原書第5題）計算機問世至今，新型機器不斷推陳出新，不管怎樣更新，依然保 B. 帕斯 貝3條可以看出，以前所有的討論都是針對馮?諾依曼設計思想論述的，不過沒有 （原書第9題） 2一．選擇題部分（原書第2題）完整的計算機系統應包括 通常人們所說的一個完整的計算機系統應該包括硬件系統和軟件系統。硬件系統是指用電子器件和機電裝置組成的物理實體，它包括組成微機的各部件和各種外部設備；軟件系統是指計算機運行所需要的全部程序、數據和相關文檔的總稱。硬件系統和軟件系統共同決定了計算機的工作能力。通俗地說，硬件是計算機的軀體，軟件是計算機的頭腦和靈魂，兩者（原書第4題）馮.諾依曼型計算機的設計思想是 （原書第7題）描述匯編語言特性的概念中，有錯誤的句子是 （原書第13題）下列關于馮?諾依曼型計算機的描述，不正確的是 二．綜合應用題部分（原書第2題）計算機系統的層次結構如表1.1所示。1.154321（原書第5題）0級為硬件組成的實體1級是微程序級。這級的機器語言是微指令集，程序員用微指令編寫的微程序一般2級是傳統機器級。這級的機器語言是該機的指令集，程序員用機器指令編寫的程3級是操作系統級。從操作系統的基本功能來看，一方面它要直接管理傳統機器中4級是匯編語言級。這級的機器語言是匯編語言，完成匯編語言翻譯的程序叫做匯5級是高級語言級。這級的機器語言就是各種高級語言，通常用編譯程序來完成高6級是應用語言級。這一級是為了使計算機滿足某種用途而專門設計的，因此這一外輸出設輸入設接接外輸出設輸入設接接主主器1.13CPU執行時間、MIPS和MFLOPS。本考點涉及到簡單的計算， 一．選擇題部分（原書第3題）若一臺計算機的字長為2個字節，則表明該機器 技術指標，例如16、32或者64位，這個位數被稱為計算機的字長。例如在32位字長的計系統中，運算器、器、數據和地址總線等通常都被設計成32位。（原書第4題【2010408 IBI IICPU時鐘頻率會使機器執行指令的運行速度更快，對程序進行編譯優化可以有效地（6題【20134081.2GHz4類，它們在基準程序中所占比例及CPI如表1.2所示。1.24A2B3C4D5該機的MIPS數是 CPI=2×50%+3×20%+4×10%+5×20%=1.2GHz1.2G二．綜合應用題部分（1題）40MHz處理機執行標準測試程序，它含的混合指令數和相應的所需時鐘周期數如表1.3所示。表 機器所含混合指令數及其所需相應的時鐘周期12∑??????????×CPI= =

45000×1+32000×2+15000×2+8000×

=∑?? 45000+32000+15000+MIPS=時鐘頻率 =??????× 1.55×執行時間??????????????=(4500032000150008000)/(25.8×106)=平均指令執行速度為0.8M1PSl/0.8=1.25us，每個指令周期含l.25／0.5=2.5個機器周期。若改用時鐘周期為0.4us的CPU，即主頻為1／0.4=2.5MHz，則平均指令執行速度為:(0.8MIPS×2.5MHz／8MHz=O.25MIPS。若要得到平均每秒40萬次的指令執行速度，即0.4MIPS，則CPU的主頻應為(8MHz×0.4MIPS／0.8MIPS=4MHz。 夢享團隊夢享團隊第二章數據的表示和考點 數制與編溫馨提示數制和編碼部分，主要包括進位計數制及其相互轉換、真值和機器數、溫馨提示數制和編碼部分，主要包括進位計數制及其相互轉換、真值和機器數、BCD碼、字符和字符串以及。其中，進制數相互轉換、真值和機器數，都是自主命題高校常考的內容。部分，請注意奇偶、循環冗余碼和海明碼，并學會利用這三種一．選擇題部分（原書第2題）在下列機器數 在補碼表示中，真值0的表示形式是唯一的： （原書第6題）計算機系統中采用補碼運算的目的是為了 變成加法。同時，補碼運算將符號位視為數共同參與運算，其結果仍然不會出錯。所以，（原書第10題）關于數據表示和編碼，下列說法正確的是 漢字時，使用的編碼是ASCII碼。所以，D（原書第17題）假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校驗的 位為1，保證最后的數值位+校驗位得到的二進制數中1的個數為奇數。位為1，保證最后的數值位+校驗位得到的二進制數中1的個數為奇數。（原書第23題）一個16×16點陣的漢字，需要 “英”2.1字內碼、字模碼是計算機中用于輸入、內部處理、輸出三種不同用途的編碼，不要混為一字內碼、字模碼是計算機中用于輸入、內部處理、輸出三種不同用途的編碼，不要混為一二．綜合應用題部 原2題）一種（7，4）4x1x2x323個校驗位c1c2c3c1x1x2 c2 x2x3 c3x1 wx1,x2,x3,x4,c1,c2,c3w1,w2,w3,w4,w5,w6,w7一個二進制編碼對應的校驗位。例如，編碼x4~x1為0000時，校驗位??1=??1+??2+??3=0+0+0(??????2)=??2=??2+??3+??4=0+0+0(??????2)=??3=??1+??2+??4=0+0+0(??????2)=??1=??1+??2+??3=1+1+0(??????2)=??2=??2+??3+??4=1+0+0(??????2)=??3=??1+??2+??4=1+1+0(??????2)=2.1x1~x41620000000100010100010111001110001011010100110011101101100001001111100010010110011010010110001111010001110101111111??1=??1+??2+??2=??2+??3+??3=??1+??2+⊕⊕⊕ ⊕⊕⊕ 2.2（7,4）的三個方程，求解用校驗位表示數值位的方程，最后得到圖2.3所示的電路。⊕⊕⊕⊕⊕⊕⊕⊕⊕⊕7654321⊕3-8⊕ 出2.3（7,4）（原書第6題）寫出X＝10111101，Y＝－00101011的雙符號位原碼、反碼、補碼 2.2XY0010110010110010111100101111011111010011100011100011100101110+111001001000010101110+00011010111100接下來，計算[X-Y]補，因為[X-Y]補0101110+00011010111100（原書第7題）

…………11………110……….110100……. ←111←1012.3101110111101121011310104100156001172數的乘/除運算，以及溢出概念和判別方法。其中，unsignedint、short、int、long、float、doubleC408統考的常考內 一．選擇題部分（原書第1題）機器運算發生溢出的根本原因是 （原書第6題）在整數定點機中，下述第 【解析】定點整數，故原碼、反碼、補碼均可以表示-1。假設字長為8，首位為符號位，則-1分別表示為 、111111（原書第7題）設X=—0.1011，則[X]補為 選擇C（原書第21題）在下述有關不恢復余數法何時需恢復余數的說法中（ （|X|=|Y|除外0。因此第一次減除數肯定是不夠減的，如果我們采用先移（27題【2009408C32位機器上運行。程x、yzxzint型，yshortx127，y9z=x+y后，x、yz的值分別是（x FH，y=FFF9H，z x FH，y=FFF9H，z=x FH，y=FFF7H，z=x FH，y=FFF7H，z 方法1xy都轉換成2進制的補碼，再用補碼的加法進行計算；1xy轉換成補碼。對這兩個補碼進行加法運算時，需要對兩個x=127，[x]補=0000007FH(int型)[z]補x補+y補x]補+[y]補=0000007FHFFFFFFF7H=00000076H（原書第30題【2012年408統考】某計算機器按字節編址，采用小端方式存intshort3216位，并且數據按邊界C{inta;charb;short}record.a= 【解析】根據結構體的定義可知a4個字節b1個字節，成c2個字節該結構體record占7個字節但是由于數據按邊界對齊，record共占8字節。c2record.c0XC00E。表2.4結構體record的方a的始ba的始注意：小端方式是指，較高的有效字節存放在較高的的器地址，較低的有效字節存放在較低的器地址。大端方式是指，較高的有效字節存放在較低的器地址，頭開始將雞蛋敲開的人被歸為LittleEndian（這句話最為形象。小人國的內戰就源于吃雞 二．綜合應用題部分=0.111111111111111Booth算法，是一種帶符號的乘法，采用相加和相減的操作，計算補碼數據的乘積。設[X]補=xs.x1x2x3…xn，[Y]補=ys.y1y2y3…yn，Booth算法的運應執行的操作（Booth算法的移位規則如表2.5所示；2.5Booth0011 說0+Y4Y5=10，Y5?Y4=?1，所以+[?X]+Y4Y5=11，Y5?Y4=0，所以+Y4Y5=01，Y5?Y4=1，所以+[X]+Y4Y5=10，Y5?Y4=?1，所以+[?X]+Y4Y5=01，Y5?Y4=1，所以+[X] （6題）X0.1001，Y0.1011，試用補碼不恢復余數法求[X÷Y補重復(3)，若采用末位“1”法，則包括符號位在內共重復(3)n次；若采用校正法包括符號位在內，則應重復(3)n+1次，第(n+1)次不左移，然后決定是否校正。商00余數r0與除數異號01r1與除數同號，商上1r2與除數同號，商上0r3與除數異號，商上 考點 浮點數的表示和運溫溫馨提示本考點考查1、浮點數的表示和運算，我們在例題1中，給出了浮點數加 408統考命題較多，我們給出了幾個例題，請408統考的同學掌握解題方法。一．選擇題部分（原書第1題【2009年408統考】浮點數加減運算過程一般包括對階、尾數運分別5位和7位(2位符號位)X=27×29/32，Y=25×5/8，則浮點加法X+Y的最終結果是：（ 即EA=EB；若ΔE＞0，表示EA＞EB；若ΔE＜0，表示EA＜EB。當EA≠EB時，要通過尾數的移位來改變EA或EB。對階的規則是：小階向大階看齊。要使小階的階碼增大則相應的尾數右移，直到兩數的階碼相等為止。每右移一位，階碼加X=2729/32，Y=25×5/8，X7，Y5YX階對齊，即Y=27×5/32。00,111?00,101=00,111+11,0111=00,010X的階碼大于Y小階向大階對齊的原Y的階碼加2，尾數右移兩位，即00,111； 1，得01,000；00,10001。（原書第4題）浮點數的表示范圍和精度取決于 于表示數的有效數值（2.4所示。由于階碼表示小數點的位置，所以階碼總是一個整尾數部尾數部符號符號

表示小數點的置，可正可 表示數字的數值部2.4（原書第8題）長度相同但格式不同的2種浮點數，假定前者階段長、尾數短，后 10011 00011xn位，包括符號位。根據移碼（浮點數是數字表示方式是階碼用移碼[x]移=2n-1+[x]【解析】階碼和尾數均為5位，含有一位階符，那么階碼和尾數的數值位都是4位。二xn位，包括符號位。根據移碼（浮點數是數字表示方式是階碼用移碼[x]移=2n-1+[x]B（原書第13題）在浮點機中，判斷補碼規格化形式的原則是 形式。規格化之后，正數應為0.1xxx..xxx形式，負數應為1.0xxx…xxx形式。（原書第17題【2013408IEEE754 - - - -IEEE754單精度浮點數表示方法在近幾年的考題里面常出現，請多注意一下這2.6C6400000HIEEE754218位階碼（含階符，移碼表示23位尾1100011010000000000000000001.10000000000000000000000，即-1.5213二．綜合應用題部分（原書1題）X=2(+01)2(-0111)2，Y=2(+01)2(+0.101)2Sx=(?01)2Sx=101Sy0.0)補=0.101Exx的階碼，EyyEx=(+01)2，[Ex]補=001，Ey=(+10)2，[Ey]Ex階碼加1，則Ex=(10)2=Ey，Sx經舍入后得Sx=(?0.100)2，對階完畢。X的補碼浮點格式：010，1100Y010+[Sx]補[Sy]補+[Sx]補[Sy]補==[Sx?Sy[Sx?Sy]補[Ex]補=[Ey]補（3題）165位(1位階符)11位(1位數符)，寫出-23/128對應的浮點規格化數的原碼形式、補碼形式、反碼形式和【解析】根據題意，浮點數字長是16位，階碼為5位（含一位階符11位（ 階碼和尾數的數值位。浮點規格化數1，0011；1. 浮點數的機器零為全0。0，（6題）32824位，各包帶符號的定點整數其符號位1位，其余的31位均用來表示數據，小數點位于數據位328241位符號位。可知，浮點表示的最大正數為：1?2?23×2127，最大負數為：?2?23×2?128，最小的規格化正數為：2?1×2?128。考點 算數邏輯單元ALU的功能和結構，并考查串行加法器和并行加法器，請同學們做一個簡單的了解。有些自主命題高校，可能讓設計加法器，要求比較高，請同一．選擇題部分（原書第2題）有關運算器的功能描述，正確的是 （原書第3題）算術/邏輯運算單元74181ALU可完成 A3A3B3A2B2A1B1A04位F3F2F1 6 4 圖2.574181ALU結2.5中，對于負邏輯而言，左邊表示輸入，Cn表示進位，M表示控制端為算術運算或者邏輯運算，A=B表示輸出兩個數相等，Cn+4表示進位輸出。對于正邏輯而言，S3表示工作方式選擇輸入，G表示進位產生，P表示進位傳送，F3~F0表示4位和。161616種邏輯運算（原書第6題）74181ALU和一片74182CLA器件相配合，具有如下進位傳遞 【解析】74181是4位的內部先行進位ALU，74182是4位的先行進位。故而，4片74181和1片74182可組成兩級先行進位結構的16位ALU。這16位ALU的進位傳遞功能是組內先行進位和組間先行進位。故而，本題選擇B答案。（原書第9題）串行加法器采用先行進位的目的是 第三章系考點 器的分一．選擇題部分（原書第1題）光盤是依靠激光束在盤面上照射時，在盤表面熔化一個小坑來記錄 （原書第2題）下述說法中 （原書第4題）單元是指 （原書第7題）若磁盤的轉速提高一倍，則 圓柱面、磁道和扇區(如圖3.1所示)。主磁

3.1n引入圓柱面的概念是為了提高硬盤的速度。當主機要存入一個較長的文件時，若一條n0

3.2扇0扇n3.3間減半，但是平均尋道時間和密度均與轉速無關。因為平均存取時間=尋道時間+等待（原書第13題）下列關于器的描述，不正確的是 多模塊交叉器的作用和Cache器的作用等。，括SRAM與DRAM。EEPROM、EPROM等。可見，A答案的說法正確。我們一般認為，ROM的內容是無法改寫的，RAM的內容可讀可寫，故而B答案正確。立的地址寄存器、讀寫電路和數據寄存器，這就是多體系統。多體系統中，各個體能并行工作，又能交叉工作。所以，C答案錯誤。Cache中，使CPUCache進行，從而使程序的執行速度大大提高，從很大程度上解決了CPU與主存之間的速度不匹配問題。故而，D考點2器的層次化結 注 一．選擇題部分（原書第1題）層次化器結構的設計是依據 ）原理 訪存局部 容量失效（原書第2題）和外器相比，內器的特點是 2GB，外存幾（原書第3題）器的最大容量取決于 是給這個電腦裝16G的內存，顯然沒有什么作用。（原書第5題）計算機的器系統是指 RAM ROM 主 用來存放計算機運行期間所需要的程序和數據，CPU可直接隨機地對它進行。外部存二．綜合應用題部分（原書第1題）Cache－主存系統和主存－輔存系統有何不同【解析】Cache系統（如圖3.4所示）是為解決主存速度不足而提出來的。從CPU看，Cache系統的速度接近Cache的速度，容量是主存的容量，每位價格接近于主存的價格。由于Cache系統全部用硬件來調度，因此它對系統程序員和應用程序員都是主主輔助圖3.4cache系輔主存—輔存系統，即虛擬系統（如圖3.4所示。虛擬系統是為解決主存輔主主輔助軟硬圖3.5主存-輔存系考點3半導體隨機存取DRAMSRAM器RAMROM一．選擇題部（原書第1題）有一個lK×l的DRAM，內是32×32結構，采用分散刷新方式，如果刷新間隔不超過2ms，刷新信號的周期是（ DRAM是1K×1，內部采用32×32的結構，采用分散刷新方式，在刷新間隔不超刷新信號的周期為62.5us。（原書第3題）某計算機的字長16位，它的容量是64KB，若按字編址，那么 空間，尋址范圍為64KB/2B=32K，選擇B答案。（原書第4題）下述說法中 記住這個結論：SRAMDRAMRAM于易失 會是信息丟失，所以要經常刷新。SRAM只要不掉電就可以永久保存信息，所以不需要老的DRAM均屬于易失性器，斷電后信息丟失。即使沒有斷電，DRAM也會因為電容的放電作用使信息丟失所以要長期保存數據必須定期刷新記住這個結論：SRAMDRAMRAM于易失 會是信息丟失，所以要經常刷新。SRAM只要不掉電就可以永久保存信息，所以不需要老的（原書第7題）以下說法錯誤的是 存取時間是指啟動一次器操作到完成該操作所需要的時間，包括讀出時間和寫入時間。存取周期是指器進行兩次連續存取操作的最小時間間隔。對于DRAM來說，從器收到由CPU發來的地址開始，到數據線上產生有效輸出對于SRAM來說，雖然其讀出是非破壞性的，不需要重寫，但是數據的仍將對存SRAM的存取時間也小于存取周期。（原書第10題【2012408統考】下列關于閃存（FlashMemory）誤的是 USD卡等也是常見的閃存卡。閃存的寫操二．綜合應用題部分（原書第2題）靜態器和動態器器件的特性有哪些主要區別靜態器SRAM主要用于高速緩沖器Cache，動態器主要用于主器。在表3.1，我們比較一下半導體器的分類和特點。表3.1常見的半導體器的分類和特（原書第4題動態器為什么需要定時刷新？CPU能否在刷新期間器？【解析】DRAM位元是基于電容器上的電荷量，這個電荷隨著時間和溫度而對于集中式刷新，CPU不能在刷新期間器，對于分散式刷新，可以對器500n（0.5【解析】在允許的最大刷新間隔（如2ms）內，按照容量的大小集中安排若對具有1024個單元（32×32的矩陣）的進行刷新，刷新是按行進行取周期為500ns（0.5s，從0～3967個周期內進行讀寫操作或保持，而從3968～3999這最后32個周期集中安排刷新操作（如圖3.6所示。3.6期應1s。我們仍以前述32×32矩陣為例，整個刷新一遍需32s（如3.7所3.7，尤其是當容量比較小的情況下，沒有充分利用所允許的最大刷新間隔（2ms。32×322ms323.8免使CPU連續等待過長的時間，而且減少了刷新次數，是比較實用的一種刷新方式。考點4主器與CPU的連 CPU一．選擇題部分（原書第1題【2009年408統考某計算機主存容量為64KB其中ROM區為4KB其余為RAM區，按字節編址；現要用2K×8位的ROM和4K×4位的RAM來設計該器，則需要上述規格的ROM數和RAM數分別是（ 1、 2、 1、 2、【解ROM4KB，RAM60KB。由2K×8來構建該計算機的4KB的ROM區，需要數量為4KB/(2K×8位)=2片。由4K×4位的RAM來構建該計算機的60KB的RAM區，需要該種共60KB/(4K×4位)=30片。所以，選擇D答案。（原書第4題）某DRAM，其容量為512K×8位，該的地址線和數據 8、 512、 【解析】和第3題的計算方法類似，在器的位擴展、字擴展和位字同時擴展三種為其容量為512K×8位，所以地址線是19根，數據線是8根。（原書第6題）將RAM的數據線、地址線和讀寫控制線分別接在一起，而將片 （原書第8題）某計算機字長是32位，它的容量是256KB，按字編址，它的 256KB/4B=64K。（11題7KB．其中ROM4KBRAM 地址范圍是0000~1FFFH二．綜合應用題部分（1題）CPU16根地址線，8根數據線，并用MREQ各種門電路（門電路自定如圖3.9所示。畫出CPU與器的連接圖，要求：為系統程序工作區，最小16K地址空間為用戶程序區；(2).選用的類型及數量(3). 74138ROM:2K×8

RAM:1K×42K×8

G1

2B為控制8K×832K×8

8K×816K×1

C,B,A為變量控制4K×4 Y7……Y0為輸出圖3.9相關的和門電

11111111111111111111111000000000011110111111111111110000000000011101111111111111100000000000000000000000000000011111111111100100000000000000111111111111111 2K×8位 20相鄰 4K×4位 200 8K×8位 2最大4K地址空間為系統程序區，選用2片2K×8位ROM；相鄰的4K地址空間為系統程序工作區，選用2片4K×4位RAM；最小16K地址空間為用戶程序區，選用2片8K×8位RAM。&AY2K81K41K4圖3.10的片選邏【經典總結】【經典總結】3:83:8 3.113:8A、B、C②輸出信號 ~/Y7。對應每一 ③使能信號G1、/G2A、/G2B。當且僅當G1＝1、/G2A＝0、/G2B＝0時，譯 （3題）CPU16根地址線，8MREQ

OE OEOEWE圖3.12相關的和信 100000000000。我們取ROM1的地址范圍為1111100000000000到1111111111111111，211110000000000001111011111111111。RAM1、2用來實現位擴展，對應的地址空間范圍為11101000 YAROMROMRAMRAM1圖3.13CPU與器連接考點 雙口RAM和多模塊器 交 一．選擇題部分（原書第1題）交叉器實質上是一種（）器，它能（）執行（）獨立的讀寫操作。（ （原書第2題）交叉器實質上是一種多模塊器，它用（ 流 資源重順 資源共多模塊交叉器的思想是基于：能同時從主存取出n條指令，以提高機器的運（原書第4題）雙端口器所以能高速進行讀寫，是因為采用 BUSY標志。由片上的判斷邏輯決定對哪個端口優先進行讀寫操作，而暫時關閉另一二．綜合應用題部分（原書第3題）設器容量為128M字，字長64位，模塊數m=8，分別用順序方式和交叉方式進行組織。周期T=200ns，數據總線寬度為64位，總線傳送周期q=64位8=512??2=????=8×200????=??1=??+(???1)??=200+7×50????=順

==32×==93×（原書第4題）有一個具有8個體的低位交叉器中，如果處理器的地(1).10018,10028,10038(2).10028,10048,10068(3).10038,10068,10118,…,13008為T，那么在不使用低位交叉體的情況下訪存耗時都為64T。表3.2序列對應的訪存情況 元。顯然，該段序列所用時間為T+63*T/8=71T/8，速度提升了7.2倍。表3.3序列對應的訪存情況 表3.4序列對應的訪存情況 .的單元。則該段序列所用時間為4T+63*3T/8=221T/8，速度提升了2.3倍考點 高速緩沖器溫馨提示本考點考查溫馨提示本考點考查1、程序的局部性原理；2、Cache的基本工作原理；3、Cache與主存之間的映射方式；4、Cache與主存塊的替換算法；5、Cache寫策略。Cache是一個很重要的考點，請務必掌握。一．選擇題部分（1題【2009408Cache162映射方式，每個主存塊大小為32字節，按字節編址。主存129號單元所在主存塊應裝入到Cache的組號是（ 一個組含有幾個塊就稱為幾路組相聯。2路-組相聯映射，說明一個組有兩個塊。該計對應的Cache組號是4（原書第3題在Cache更新時把數據同時寫入Cache和主存的策略 寫直 寫回 按寫分配 不按寫分配法（寫直達法一般采用該方法）Cache不命中時只寫入主存，該單元所在塊不調入Cache；按寫分配法（寫回法一般采用該方法）Cache不命中時除寫入主存外，還將該地址所在塊調入Cache（原書第5題）主存地址與Cache地址的三種映象方式為 Cache但是地址變換速度慢，而且成本高，實現起來比較。主012 3.14Cache中惟一的一個指定位置，若這個主012

3.16CacheCache空間和主存空間中的每Cache中對應組的任何一塊位置上，即組間采取直接映像，而組內采取全相聯映主0第0組2

3456789111315圖

第1（原書第11題）下列關于cache地址映射的描述，不正確的是 Cache中的任意一行，而直接映射方式CacheCache利用率一般比直接映射方式下Cache的利用率要高，A、B、C答案正確。二．綜合應用題部分（3題）CPU執行一段程序時，cache1900次，主存完成存取的次數為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/【解析】CPU執行完一段程序時，CacheNc=1900，主存完成存取的次數為Nm=100，所以Cache中率h=Cache存取周期為tc=50ns，主存存取周期為tm=250ns，那么平均時間ta=htc+(1-h)tm=0.95×50+(10.95)×250=60ns。故而，Cache/主存系統的效率為e=（原書第5題）一個組相聯映像Cache有64個塊構成，每組包含4個塊7623.18Cache7（原書第13題）機字長8位，CPU地址總線16位，數據總線8位，器按字節，R/W#（若該機主存采用16K×1位的DRAM（內部為128×128陣列）構成最大主存空間，則共需多少個？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號的周期2K×8Cache44路組相聯映象，則主存地址中字段塊內地址、字段Cache組地址、字段標記各多少位？若主存地址為1234H，則該地址映象到的Cache的第幾組？為100次，已知cache的周期為20ns，主存的周期為100ns。則Cache/主存系統的平均時間為多少ns？Cache/主存系統的效率又是多少？若采用16K×1位的，需要的數量為(216×8)/(16??×1)=32片。16K的DRAM芯址是2位。在組間采用直接映Cache的空間大小可以用2K以字Cache7位。因為主存的地址空間是16位，所以必須要7位作為字段標記。Cache2400次，主100次，總共完成2500次存取，所以Cache中率為2400/2500=96%。Cache/主存系統的平均時間為0.04×100ns+0.96×20ns=23.2ns。考點 虛擬溫馨提示本部分主要考查虛擬器的基本概念，頁式、段式、段頁式三種虛擬存溫馨提示本部分主要考查虛擬器的基本概念，頁式、段式、段頁式三種虛擬存TLB408統，本考點的內容與《計算機操作系統》的管理部分的虛擬器，是一致的。本考點容易考查大題，請務必掌握。一．選擇題部分（原書第1題）一個分段管理系統中，地址長度為32位，其中段號8位，則最 28字 224字

218字 232字了把程序虛地址變換成主存實地址，需要一個段表(3.19所示)。段表中每一行記錄了段段表地.段段表地.+段內地段段表起始地內存地…虛地…實地（原書第3題）采用虛擬器的目的是 虛擬統為決存量不而出的從U看度主速，容量是虛的地址間，每價格接于輔存價。由于虛系需要通操作系（原書第4題）常用的虛擬系統由（ 主存和輔 Cache和主 Cache和輔 虛擬器由主器和聯機工作的輔助器（通常為磁盤器）共同組成，這兩個器在硬件和系統軟件的共同管理下工作，對于應用程序員，可以把它們看作是一個單一的器。（原書第6題）虛 二．綜合應用題部分（原書第2題）下圖5表示使用頁表的虛實地址轉換條件，頁表存放在相聯器中，其容量為8個單元，求：7645177用虛擬地址為115作為頁表檢索項，查得頁號為15的頁在主存中的起始（3題）3.53.5011-021頁面大小為4KB，一次內存的時間是100ns，一次快（TLB）的時間是10ns，處理一次缺頁的平均時間為108ns（已含更新TLB和頁表的時間，進程的駐留集大小固定為更新時間0表示頁面不在內存，產生缺頁中斷，缺頁中斷處理后，返回到產生缺頁面大小為4KB，即212，則得到頁內位移占虛地址的低12位，頁號占剩余。可得3P如下（1643位：①2362H：P=2，快表10ns，因初始為空，頁表100ns得到頁框號，理地址后主存100ns，共計10ns+100ns+100ns=210ns。，1565HP=1，③25A5H：P=2，快表，因第一次已將該頁號放入快表，因此花費10ns便可理地址，主存100ns，共計10ns+100ns=110ns。當虛地址1565H時，產生缺頁中斷，合法駐留集為2，必須從頁表中淘汰一個頁面，根據題目的置換算法，應淘汰0號頁面，因此1565H的對應頁框號為101H。由此可得1565H的物理地址為101565H。 夢享團隊夢享團隊第四章指令系1溫溫馨提示本部分考查指令的基本格式、定長操作碼指令格式和擴展操作碼指令。在考研中，有些自主命題高校喜歡考查擴展操作碼， 根據自己所考學校的要 一．選擇題部分（原書第1題）程序控制類指令的功能是 CPUIO （原書第2題）擴展操作碼技術是 字段，又能在不增加指令長度的情況下擴展操作碼的長度，使它能表示的指令。（原書第5題）（ NO（原書第11題）存放欲執行指令的寄存器是 指令寄存 IR，存放當前正在執行的指令（非指令地址（原書第15題）在二地址指令中 二．綜合應用題部分4.12Address4.2Register4.3 4.4（原書第13題）某機字長16位，器直接尋址空間為128字，變址時的位移量作碼擴展使用。如圖4.5所示。4.5形式地址字段A取7位。另外，16個寄存器也應該能到，這16個通用寄存器可作為4Rx5位可用作操作碼了。4.64.72 作為擴展用。如圖4.8所示。4.81在零地址指令中，指令的16位都作為操作碼。顯然可以采用11111110

4.92對以下幾個方面知識的掌握程度1基本概念；2、數據尋址和指令尋址；3408 一．選擇題部分（原書第3題） 立即尋址（4.10所示）的指令中地址碼字段直接給出了操作數本身。也就是說，4.10（原書第5題）直接、間接、立即三種尋址方式指令的執行速度，由快至慢的排序 A就是操作數的有效地址，需要訪存一次去取操作數，速度顯然沒有立即尋址快。間接尋址(4.114.12所示)，指令中給A不是操作數的地址，而是存放操作數地址的地址，所以，對于一次間址，需要4.114.12（原書第6題）采用變址尋址可擴大尋址范圍，且 （10題）A為累加寄存器，SP為堆棧指示器，Msp為（A→Mp（S－1→SP作的動作為：（（Msp）→A（SP）+1SP（SP）+1→SP（Msp）→A（SP）－1→SP（Msp）→A（Msp）→A（SP）－1→SP中接觸到的堆棧的操作是類似的（A）Msp，即將累加A中的內容SPMsp4.134.13所示，一般計算機系統中堆棧的棧底地址大于棧頂地址，通常棧指針始終指看系統的情況1，說明棧頂指針指向當前棧頂的下一個位置。所以，數據出棧時，也應該先將棧頂指針SP自加1，使該指針思考一個問題，若本題的語句（A）→Msp思考一個問題，若本題的語句（A）→Msp與（SP）-1→SP（原書第16題）基址尋址方式中，操作數的有效地址是 4.144.14（26題【2013408R1000H，指令中的形式地址為2000H，地址1000H中的內容為2000H，地址2000H中的內容為3000H，地址3000H中的內容為4000H，則變址尋址方式下到的操作數是（ 【解析】變址尋址方式下，偏移量在指令的地址碼字段A，基準的寄存器是變址寄存R1000H2000H，所以操作數而當有效地址是3000H。地址3000H中的內容是4000H（4.15所示。變址寄存 形式地內內地4.15二．綜合應用題部分（5題）3000H02B0H，指令的002BH，程序計數器（存放當前正在執行的指令的地址）4500H，且器內存放的內容如表4.1所示。表4.1器的地址和相應的存放內3000H002BH302BH。查表可知，地址302BH的內容是3500H，即操作數是3500H。1（1存器的內容+變址寄存器的內容+偏移量0+2002=2H。查表可知，該存（是280H。PC按字編址，采用字長指令格式，指令各字段定義如表4.2所思。4.2 源操作 4.3操作數操作數轉移目標地址0010B表示加法操作（add）R4R5100B101B，R41234H，R55678H，地1234H中的內容5678H，5678H中的內容為1234H，則匯編語言為add（R4（R5）+（3323=8128KB，按字編址，計算機字長為16位，劃分為128KB/2B=216個單元，故MDR和MAR至少各需16位。PC和Rn可表示的地址范圍均為0～216-1，而主存地址空間為216，故轉移指令的目標地址范圍是0000H～FFFFH（0～216-1（內容會改變，從5678H變為5679H。器5678H的內容=5678HH=68ACH。考點 CISC和RISC的基本概CISCRISC一．選擇題部分（原書第1題【2009年408統考下列關于RISC的敘述中錯誤的 （原書第4題）下列關于RISC的描述中，不正確的是 CISC，RISC的指令系統比較簡單，指令條數也比較少。而且，RISC的指大量測試表明，CSC最常使用的是一些比較簡單的指令，這類指令僅占指令總數的2080令占指令總數的80％，但使用頻度很低，僅占20％。因此，人們把這種情況稱為“20％-80％。（原書第5題）下面關于RISC技術的描述中，正確的是 為了實現兼容性設計的RISC是從原來的CISC系統的指令系統中挑選一部分實現故而，A錯誤。以RISC二．綜合應用題部分原書第4.4CISCRISC只有LOAD/STORE指 夢享團隊夢享團隊第五章處理器考點 CPU的功能和基本結一．選擇題部分（原書第2題）在CPU的寄存器中 程序計數 狀態寄存 指令寄存 通用寄存（原書第6題）指令寄存器的位數取決于 指令字 機器字 字數地址的長度和操作數地址的個數（原書第9題）程序計數器PC用來存放指令地址，每當執行完一條指令后，通常 指令寄存器 MAR程序計數器又稱指令計數器，用來存放即將要執行的指令地址PC中MAR二．綜合應用題部分（原書2題）CPU2一．選擇題部分（原書第1題）指令周期是指 PC值自動加 我們一般都說，當一條指令的取指周期執行完畢之后，我們一般都說，當一條指令的取指周期執行完畢之后，PC1。那么，這這樣一來，PC的值加1，就是下一條指令的地址。本題中，機器字長是16位，一般機器字長和指令字長相等，所以我們取指令字長為16位。按照字節編址，指令字長是兩個字節。所以，CPU取一條單字長指令之后，PC的值應該自動加2，那才是下一條指令的起始地址。（原書第7題）在間址周期中 MAR所指的主存單元中的內容（有效地址）MDR，記作如對器的一次間址和多次間址尋址，其間址操作就不同。所以，C答案正確。（原書第10題）以下敘述中 二．綜合應用題部分（2題）什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的（4題）A8MHz4個時鐘周期，且該機的平機的平均指令執行速度為多少MIPS？機器周期=0.125us4==B機的平均指令執行速度

3常以大題方式跟大家見面，屬于數據通路圖，讓分析指令執行過程中的數據通路、控制信號和使用部件。本考點很難掌握，其實出題的方式如出一轍，請根據我們給出的例題，掌握解該類題型的精一．選擇題部分（原書第1題）CPU中的譯主要用于 地址譯 指令譯 數據譯二．綜合應用題部分1.（原書第1題）5.1M為主存，指令和數據均存放在其中，MDR為主存數據寄存器，MAR為主存地址寄存器，R0～R3為通用寄ALU為算術邏輯單元，移位器可左移、右移、直通傳送。R1（R2”示的主存單元中的數相加，相加的結果直通傳送至R1中。畫出“ADDR1，R2”R1R2中的數相加，相加的結果直通傳送到R1中。5.1IR寄存器在指令階段結束后，獲得當前執行的指令內容，但是也要取出來譯碼，所以這個很多同學可能轉不過彎來。比如我們常寫的“PC→MAR”PC寄存器內容的MARCPU。C、D這兩ALUALU進行移DDCM移位5.2元中，相加結果放在R1中。數，⑦為取目標操作數，⑧為CD兩個操作數相加，⑨將運算結果存回寄存器R1。PC→PC→C+D→移位移位②PC→PC→C+D→移位移位②③④⑤ 5.3器R1中。5.410時表示無效，MDRMAR的輸出一直處于使能狀態。加法指令“ADD(R1)，R0”并將結果送入R1的內容所指主存單元中保存。5.45.1給出了上述指令取指和譯碼階段每個節拍（時鐘周期）的功能和有效控制信號，無(器地址寄存器MAR中的地址對應的內存單元中的內容被送往器數據寄存將器數據寄存器MDR的內容送往寄存器A。因為運算器部件ALU的兩個輸入端A中。顯然，另一個操作數已經放在寄存器R0中，可以直接讀進來進行加法運算。因此寄存器A可以存放MDR送過來的數據。(相應地，有效信號為MDRout，Ain)容送入運算器ALU進行運算，運算結果送往AC(相應效控制信號為R0out、Add和ACin)Ati內容所對應的內存單元。CPU發出寫命令，將器數據寄存器MDR的內容送往器控制信號的安排，主要看數據的流向。我們把控制信號表述在以上6個步驟的括號內5.26AC←(A)+4溫馨提示溫馨提示一．選擇題部分（原書第1題）控制器的功能是 一一句話概括：控制器的功能是對數據通路實施控制，以便信息能夠正確傳輸，從而完成指令的執行（原書第3題）在采用增量方式的微指令中，下一條微指令的地址 器（uPC。程序一般安排在CM的連續單元中；其缺點是這種方式不能實現以上的并行微程序轉（原書第6題）微程序控制器中，機器指令與微指令的關系是 （原書第8題）在組合邏輯控制器的組成結構中，不包括 5.5數據緩沖寄存器用來暫時存放由內器讀出的一條指令或一個數據字；反之，當向（原書第17題）水平型微指令的特點是 一次能定義并執行多個并行操作微命令的微指令，叫做水平型微指令。顯然，A答案指令則相反。所以，D答案錯誤。（原書第26題）水平型微指令和垂直型微指令相比 水平型微指令與垂直型微指令的比較如下二．綜合應用題部分（2題）（原書第7題）3252個,5個相斥類的微命令組,4個,5個,81520個微命令,CYZF兩個,微指令字長29位。5.3D9458個個段位位位位位位位（9題）5.6M為主存．XR為變址寄X，D指令為單字長指令，其中：XXR，D為形式地址（在流程圖中用Ad(IR)表示PCiPC的輸入控制信5.65.75.7ADDX，D5參加408統考 一．選擇題部分（1題【2009408統考】某計算機的指令流水線由四個功能段組成。指令流經各功能段的時間(忽略各功能段之間的緩存時間)分別是90ns80ns70ns和60ns。則CPU時鐘周期至少是：（ 90ns、80ns、70ns和60ns的情況下，該計算機的CPU時鐘周期至少為90ns（原書第3題）流水線中造成控制相關的原因是執行 （原書第8題【2011年408統考】下列給出的指令系統特點中，有利于實現指令流 Ⅰ.指令格式規整且長度一致 僅Ⅰ、 僅Ⅱ、 僅Ⅰ、 Ⅰ、Ⅱ、（9題【2013408CPU1.03GHz4級指令流水線，1CPU100沒有發生任何流水線阻塞，此時流水線的吞吐率為（0.25×109條指令/ 1.03×109條指令/4個時鐘周期的時間，此后每一個時鐘103CPU1.03GHz1.03G個時鐘周期。所以執行完二．綜合應用題部分（原書第3題）下面程序中是否有數據相關？如果有請是何種數據相關，（R2 ADDR，4，1（4）+（1）→5 MULR3，R1，R2（R1）×（R2）→R3 （R1）+（R2）→I5STOA，R1；R1→M（A，M（A）是器單 ADD4，R3，2（R2）（R3→R LADR1，B；M（B）→R1，M（B）是器單 MULR1，R2，R3（R2）×（R3）→第（1）組指令中，I1指令運算結果應先寫入R1，然后在I2指令中讀出R1內容。由于I2指令進入流水線，變I2指令I1指令R1R1內容，發生寫后讀（RAW）相第（2）組指令中，如果I4指令的加法運算完成時間早于I3指令的乘法運算時間，變成I4I3寫入前就寫入R3R3的內容錯誤，發生寫后寫（WAW）相關。第（3）組指令中，I7指令和I8指令沒有涉及到相同的寄存器，所以沒有發生數據相關。學們沒有區分清楚，老師看到了這樣的答案，也不知道有沒有區分清楚。很顯然，這就要注意順序了。因為要是區別錯誤了，把讀后寫叫成寫后讀，或Write即寫后讀。而WAR（WriteafterRead）也是讀了之后再寫，即讀后寫。其實，WAR、RAW、WAW都是從后往前讀的，請要牢記。這點也需 牢記。其實讀后讀讀到的數據都是一樣的，所以不存在數據相關的（原書6題）設指令流水線分取指令（IF，指令譯碼/讀寄存器（ID），執行/有效地址計算（EX），器（MEM，結果寄存器寫回（WB）五個過程段。現有下①②③④⑤試問上述指令中哪些指令將從未準備好數據的R1寄存器中取到錯誤的操作數？5.4ADDWB段才將計算結果寫入寄存器R1中，但SUB指令在其ID段就要從寄存器R1中該計算結果。同樣，AND指令和OR指令也將受到這種相關關系的影響。ADD指令只有到第五個時鐘周期末尾才能結束對寄存器R1的寫操作，使XOR指令可以正常操作，因為它在第六個時鐘周期才讀寄存器R15.41234567895.5時鐘周期123456789 夢享團隊夢享團隊第六章總線考點 總線概溫馨提示本部分主要考查溫馨提示本部分主要考查1、總線的基本概念；2、總線的分類；3 一．選擇題部分（原書第1題計算機使用總線結構的主要優點是便于實現積木化同 （原書第2題【2009408（ 10 80帶寬為4B÷（2×10-7s）=2×107B/s，即20MB/s（原書第5題）所謂三總線結構的計算機是指 (1).(1).CPUI/O6.1(2). 總線，使CPU可通6.2(1).CPU可通 總線(3).6.3（原書第9題）系統總線是指

（原書第18題）系統總線上的信號有 （原書第21題）下列說法中正確的是 (1).。(2).(3). 二．綜合應用題部分（4題）(1)32位數據，假設一個總線周50MHz，總線帶寬是多少2如果一個總線周期中并行傳送64位數據，總線時鐘頻率升為100MHz，總線帶寬是多少?傳輸64位信息，即8個字節，易求得總線帶寬（原書6題）4個字節的數據，若一個總線周期等于一個時鐘周期，總線頻率為33MHz，問總線帶寬是多少？66MHz66M個。每個時鐘周期可以并行傳輸64位信息，即8個字節，易求得總線帶寬（原書第7題）17個余下的數據字。假定進行60%的讀操作和40%的寫操作。T32位，642/數據復2的地址線和數據線分離。所以，讀和總線1：雖然每個時鐘周期可傳2個字，但只需傳一個字。一個讀寫操作的第一個時鐘周期用于傳送地址，接下來的兩個時鐘周期為延遲。因為一個時鐘周期能傳輸一個64位的因此，帶寬為4B/4T=1B/T。總線2：該總線在讀操作下第1個時鐘周期傳送的地址，2個時鐘周期的延遲，第4時間都為7T。因此，帶寬為)2溫馨提示溫馨提示 一．選擇題部分（原書第1題）三種常見的總線集中控制優先權的仲裁方式中（ 鏈式查 獨立請 自動排處（如在CPU中，后者將控制邏輯分散在總線的各個部件之上。集中式仲裁中，每個功能模塊有兩條線連到仲裁器：一條是送往仲裁器的總線請求信號線BR，一條是總線仲裁器送出的總線信號線BG集中仲裁方式分為鏈式查詢、計（6.4所示）號i號中線號B。6.4級最高，BR1次之，……，BRn最低；也可以通過程序來改變優先次序；還可以用（原書第2題）三種集中式總線控制中 鏈式查 獨立請 以上都不各設備共用一根總線請求信號線BR、總線信號線BG、總線忙信號線BS與仲裁6.5鏈式查詢方式的主要特點是，總線信號BG串行地從一個I/O接口傳送到下一個I/O接口。假如BG到達的接口無總線請求，則繼續往下查詢；假如BG到達的接口有總線請求，BG信號便不再往下查詢。這意味著該I/O接口就獲得了總線控制權。（原書第4題）在計數器定時查詢方式下，若計數從0開始，則 BS線置“1”，表示該設（原書第5題在菊花鏈方式(即鏈式查詢方式)下越靠近控制器的設 從第2題的圖中可以發現，在查詢鏈中離仲裁器最近的設備具有最高優先級，離二．綜合應用題部分（2題）問題，分為集中式和分布式兩種，前者將控制邏輯集中在一處（CPU中，后者將控優先級高的設備出現頻繁請求那么低優先級的設備可能長期不能使用總線。 發言的可以依次發言（BUSY0。那么，當有兩個或者多個同學想發言的時候，找一個考點 總線操作和定一．選擇題部分（原書第1題）總線的異步通信方式 （原書第2題）同步控制是 （原書第4題）在各種異步通信方式中 全互 半互 不互6.7一男生給朋友發 “ 了，下兩點在園門口等，咱們起游玩！”有三種方。第一，直接過去，管女朋有有收到，當作人知道了好了。可是，男還是 擔心她有沒收到我的 呢？萬一有收到我去了園，人家不知道人沒來么辦？ 這時候，男生收到女朋友這條，心里肯定樂開花了。可是，女朋友回了男朋友短好了。于是，誕生了第三種通信方式。女：收到你的了，我也想你，我收拾一下，就出發，下午兩點見。收到這條消息，就認為男生收到了回復了。而男生也知道收到了他的約（原書第5題）若一個8bit組成的字符至少需10bit來傳送，這是（ 同 異 并 混考點 總線標總線標準卻是一個常考的內容，請參加408統考的同學多留心。一．選擇題部分（原書第2題）描述PCI總線中基本概念不正確的句子是 傳統總線上用DMA方式工作的設備移植到PCI總線上時，采用主設備工作方式即可。（原 第4題【2010年408統考】下列選項中的英文縮寫均為總線標準的 CRT(CathodeRayTube）是一種使用陰極射線管的顯示器，其結構不需要大家掌握。CPI為執行一條指令所需要的平均時鐘周期。RAM為隨機器。MIPS為每秒百萬（原書5題【2012408USB 據。所以，D 第七章輸入輸出（I/O）系考點 I/O系統基本概一．選擇題部分（原書第1題）CPU與I/O設備之間傳送信息時，串行傳送和并行傳送兩種方式相（ nn位通信信號線同時傳送。并行傳輸的傳輸速度快，2溫馨提示本考點主要考查溫馨提示本考點主要考查1、輸入設備，主要包括鍵盤、鼠標；2 一．選擇題部分（原書第1題）用戶與計算機通信的界面是 應用程 系統程nn位通信信號線同時傳送。并行傳輸的傳輸速度快，（原書第8題）下列外存中，屬于順序存取器的是 軟 硬 磁 光RAM又可分為DRAM和SRAM兩種。其中DRAM的信息會隨時間逐漸，因此需要定時對其進行刷新來維持信息不丟失；SRAM在不斷電的情況下信息能夠一直保持而不ROM采用的存取方式也是隨機存取，且其時間也相同。但ROM的信息已在BIOS（BasicInputOutputSystem，基本輸入輸出系統）和用SAM的存取時間要短。磁盤機就屬于這類器。由于SAM和DAM的存取時間都與體的物理位置有關，所以又可以把它們統稱為據時，CAM能夠自動選擇一個未用的空單元進行；當要讀出數據時，不是給出其（原書第14題）磁盤器的等待時間通常是指 磁盤旋轉1需的時3磁盤旋轉2需的時3（原書第17題）在磁盤和磁帶兩種磁表面器中，存取時間與單元的物理位（ 的，但比SAM的存取時間要短。磁盤機就屬于這類器。（原書第18題）【2010年408統考】假定一臺計算機的顯示器用DRAM實現，若要求顯示分辨率為1600×1200，顏色深度為24位，幀頻為85Hz，顯存總帶寬的245 979 1958 7834需總線帶寬為2×3916.8×106bps≈7834Mbps二．綜合應用題部分外徑為33cm，道密度40道/cm，位密度