萬勇210學習日記-韋東山linux視頻一二期在上移植支持串口_第1頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

210學習--支持串支持串口的代碼我放到了"Tiny210學習_代碼" void{/*設置時鐘為ARMCLK=1000MHz,HCLKM=200MHz,HCLKP=133.44MHz,PCLKM=100MHz,PCLKP/* :S=PDIV[13:8]:P=MDIV[25:16]:M=LOCKED[29]:1=ENABLE311=APLLFoutAPLLAPLL_CON=/*APLL_SEL[0]:1=MPLL_SEL[4]:1=EPLL_SEL[8]:1=VPLL_SEL[12]:1=MUX_PSYS_SEL[24]:0=ONENAND_SEL[28]:1=CLK_SRC0=/*A2M_RATIO[6:4]: =HCLK_MSYS_RATIO[10:8]:HCLK_MSYS_RATIO=PCLK_MSYS_RATIO[14:12]:PCLK_MSYS_RATIO=HCLK_DSYS_RATIO[19:16]:HCLK_DSYS_RATIO=PCLK_DSYS_RATIO[22:20]:PCLK_DSYS_RATIO=HCLK_PSYS_RATIO[27:24]:HCLK_PSYS_RATIO=PCLK_PSYS_RATIO[30:28]:PCLK_PSYS_RATIO=CLK_DIV0=/* :S=PDIV[13:8]:P=MDIV[25:16]:M= [27]:LOCKED[29]:1=ENABLE311=MPLLFOUTmpllAPLL_CON=}于是我就結合上下文看了看發現一個很重要的參考資料就是位于手冊的361頁和362頁的圖，寄存器中涉及到的，在該圖上面都能夠找到，所以強烈，配置S5PV210的時鐘的時候，一定要參我以HCLKD為什么等于166.75MHz為例來講述如何借助手冊的361頁和362頁的圖來配HCLKD是用于顯示域(LCD等)361HCLK_DSYS，順著箭頭DIVhclkdHCLK_DSYSMOUT_DSYSHCLK_DSYS_RATIO1)CLK_DIVnclock_init()函數將HCLK_DSYS_RATIO設置為了從圖可以得知，MOUT_DSYS要不是來源于SCLKmpll，就是是來源于SCLKa2m 的輸出，而clock_init()函數將其設置為了來源于晶振經過鎖相環倍頻后的輸出(即FOUTmpll=最終：HCLKD667MHz(0x31)如果大家沒有感悟到，可以再去看看聲卡的日志中初始化時鐘的部分s5pv2102440的串口初始化操作幾乎一樣：主要設置波特率，8位數據位，1位=(波特率*16))UBRDIVnUDIVSLOTn1的個數PCLKP=66.7MHz115200為例：分頻系數=(66700000/(115200*16))-1=35.2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論