1、關于信號完整性培訓中國科大 快電子學 安琪1第1頁，共52頁，2022年，5月20日，8點39分，星期四第一講 幾個基本概念 電源與地系統中國科大 快電子學 安琪2第2頁，共52頁，2022年，5月20日，8點39分，星期四一. 幾個基本概念 信號完整性（Signal Integrity） 膝頻率fKnee與上升時間tr 集總系統與分布系統 傳輸線與阻抗匹配中國科大 快電子學 安琪3第3頁，共52頁，2022年，5月20日，8點39分，星期四信號完整性（Signal Integrity）中國科大 快電子學 安琪4第4頁，共52頁，2022年，5月20日，8點39分，星期四一. 數字信號1. 理

2、想的數字信號（二值函數）數學模型2： 數學模型1：理想數字信號波形 數學模型2 理想數字信號波形 數學模型1式中：tr = t1 - t0 , tf = t3 t2中國科大 快電子學 安琪5第5頁，共52頁，2022年，5月20日，8點39分，星期四2. 實際的數字信號上升時間（tr）: 數字信號上升沿中對應滿幅度電壓的10% 90%處的時間 間隔。 下降時間（tf）: 數字信號下降沿中對應滿幅度電壓的90% 10%處的時間 間隔。 參數定義：中國科大 快電子學 安琪6第6頁，共52頁，2022年，5月20日，8點39分，星期四參數定義：trtf10%90%VH minVL maxVth50%

3、trtf10%90%VH minVL maxVth50%上沖（Overshoot） 上沖又被稱為過沖。顧名思義，它指的是沿著信號邊沿的跳變方向，信號波形中超出穩定的“1”或“0”狀態電平的部分。 對于上升沿，這應是從“0”到“1”的跳變，在高電平處高于邏輯電平“1” 穩定電壓值的部分。 對于下降沿，這應是從“1”到“0”的跳變，在低電平處低于邏輯電平“0” 電壓穩定值的部分。下沖（Undershoot） 下沖又被稱為反沖。它指的是信號在過沖后，又沿著跳變方向的反方向，信號波形越過穩定的“1”或“0”狀態電平的部分。 對于上升沿，即：從“0”到“1”的跳變，信號上沖后，反過來又低于邏輯電平“1”

4、 的穩定電壓值的部分。 對于下降沿，即：從“1”到“0”的跳變，信號過沖后，反過來又高于邏輯電平“0”的電壓穩定值的部分。振鈴 （Ring） 信號發生連續多次的上沖和下沖，所形成的震蕩。一般其振幅應是一次比一次小，逐漸趨于零。 中國科大 快電子學 安琪7第7頁，共52頁，2022年，5月20日，8點39分，星期四噪聲容限：（Noise Margin） 噪聲容限是量度邏輯電路在最壞工作條件下的抗干擾能力的直流電壓指標, 它規定了數字電路在穩定狀態時允許的最大噪聲。該參數定義為: 最差輸入邏輯電平值(VIH min或VIL max)與在這種輸入條件下所能保證的最差輸出邏輯電平值(VOH min或V

5、OL max)之差, 即: 這里有兩個噪聲容限定義：NMH表示高電平狀態時的噪聲容限, NML表示低電平狀態時的噪聲容限。10%90%VH minVL maxVth50%10%90%VH minVL maxVth50%trtf中國科大 快電子學 安琪8第8頁，共52頁，2022年，5月20日，8點39分，星期四二. 信號完整性 信號完整性涉及到兩個方面：信號波形的完整性和時序的完整性。信號波形的完整性： 經常提及的術語是上述的五個基本概念，這就是：信號的上升時間（tr）和下降時間（tf），波形的上沖（Overshoot），下沖（Undershoot）和振鈴 （Ring）。以及接收端的信號還存在

6、多大的噪聲容限（Noise Margin)。 信號完整性討論是為了確保可信的高速數據傳輸。在高速數字系統設計時，人們經常會問到這樣的問題：傳輸到目的地的信號是否如同人們所預期的那樣？或者說：當信號到達時是否處于良好的狀態？ 中國科大 快電子學 安琪9第9頁，共52頁，2022年，5月20日，8點39分，星期四時序的完整性 時序完整性主要關注的是同步時序方程是否能滿足。經常涉及到是時序偏差（Skew）和抖動(Jitter)的概念。建立方程：保持方程：中國科大 快電子學 安琪10第10頁，共52頁，2022年，5月20日，8點39分，星期四時序偏差時序信號的理想“沿變”和實際上的“沿變”之差。 在

7、實際系統中，造成時序信號的“沿變”與理想“沿變”存在著差別的一個主要原因是因為邏輯器件的信號傳輸延遲時間上存在著差別。因此，人們也常直觀地將時序偏差定義為器件輸出時序信號的傳輸延遲之差。InOut1Out2InOut1Out2中國科大 快電子學 安琪11第11頁，共52頁，2022年，5月20日，8點39分，星期四兩類時序偏差 從更廣義的角度出發，由于器件之間連線延遲的不同，或者負載條件的不同，都有可能引起時序信號的實際“沿變”與理想的“沿變”不同。因此可以將時序偏差分為兩類：內部時序偏差（Intrinsic Skew）： 由邏輯器件內部產生的，表現為邏輯器件輸出之間信號延遲上的差別。外部時序

8、偏差（Extrinsic Skew）： 由于連線延遲和負載條件不同引起的延遲差別。中國科大 快電子學 安琪12第12頁，共52頁，2022年，5月20日，8點39分，星期四時序抖動 當實際信號的邊沿與理想時序邊沿的偏離由于受某種因素（如噪聲、串擾、電源電壓變化等）不斷發生變化時，而且這種變化是隨機的，這種現象就是我們常說的時序抖動，或者說時序晃動。這種偏離相對于理想位置可能是超前，也可能是滯后的，時序抖動的數值表示通常有兩種： 時鐘抖動的最大值，即：峰-峰值（Peak-Peak），單位一般為皮秒，常用ps來表示。 時鐘抖動的均方根值，即所謂的標準方差（），單位一般也為皮秒（ ps ）。 數字信

9、號的邊沿抖動，對系統的影響可以認為是一種動態行為，或者說其影響是隨機的，對系統性能破壞更大，尤其是時鐘信號的抖動，常常是制約高速數字系統性能的根本因素。 中國科大 快電子學 安琪13第13頁，共52頁，2022年，5月20日，8點39分，星期四時間容限（Timing Margin）建立方程：保持方程： 所有項目都考慮為最差情況，即考慮了時間容限，但然，也有為了更為保險，可以再加一些時間容限，但在當前的高速電路，增加時間容限也是要付出代價的中國科大 快電子學 安琪14第14頁，共52頁，2022年，5月20日，8點39分，星期四影響信號完整性的主要因素 信號在傳輸線上的反射 信號在傳輸過程中的串

10、擾 噪聲（電源噪聲，熱噪聲，地反彈噪聲等） 電磁輻射中國科大 快電子學 安琪15第15頁，共52頁，2022年，5月20日，8點39分，星期四要點 在高速數字系統設計時，實際的數字波形必須考慮。既：要保持 信號的完整性。 信號完整性涉及到兩個方面：波形完整性和時序完整性。 波形完整性要素： 上升和下降時間 上沖和下沖 振鈴 噪聲容限 占空比 時序完整性要素： 同步時序方程 時序偏差 時序噪聲 時間容限 中國科大 快電子學 安琪16第16頁，共52頁，2022年，5月20日，8點39分，星期四膝頻率（fKnee）與 上升時間（tr ）中國科大 快電子學 安琪17第17頁，共52頁，2022年，5

11、月20日，8點39分，星期四 考慮兩個極端情況： 1. 一個頻率為 的正弦波 波形變化一個周期需要3萬年。若輸入到TTL電路，其輸出電壓 每天變化不到1V。 任何一個包含這樣低頻率的半導體器件的試驗都會以失敗而告 終。在這樣長的時間尺度來看，集成電路只是一小塊氧化硅。 2. 一個頻率為 的正弦波 信號周期為1ps，數字電路根本無法響應這個頻率的信號。 一些電路參數發生變化。如地線的電阻由于趨膚效應由0.01 （1KHz）變為1，并且還獲得50的感應電抗。 電路元件的參數是對頻率敏感的，在不同的頻率范圍內會表現出來不同的特性。任何一種電參數，其數值僅在一定的頻率范圍內有效。中國科大 快電子學 安

12、琪18第18頁，共52頁，2022年，5月20日，8點39分，星期四到底多高的頻率 會影響到高速數字 電路的設計呢？中國科大 快電子學 安琪19第19頁，共52頁，2022年，5月20日，8點39分，星期四膝頻率（FKnee）DQ/QCPFclockRandom “1” or “0” 時鐘信號的上升、下降時間為時鐘周期的1%。 D觸發器輸出數字信號的特征與輸入時鐘類似。 一個實驗中國科大 快電子學 安琪20第20頁，共52頁，2022年，5月20日，8點39分，星期四頻譜分析 從頻率Fclcok到頻率Fknee，整個輸出 功率密度譜呈-20dB/decade的斜率 下降。 在Fknee處附近，

13、譜密度曲線開始快 速下降。 拐點頻率Fknee的功率譜密度比正常 下降曲線低6.8dB。 輸出信號的能量主要集中在低于拐 點頻率Fknee的頻率范圍內。 將膝頻率Fknee頻看作為數字信號的 頻率成分上限。DQ/QCPFclockRandom “1” or “0”譜分析中國科大 快電子學 安琪21第21頁，共52頁，2022年，5月20日，8點39分，星期四膝頻率與上升時間 任何電路若對膝頻率FKnee及其以下頻率有平坦的響應曲線的話，那么信號通 過此電路不會失真。 數字電路對高于其FKnee以上的輸入頻率成分的響應不會影響到對正常的對應 于低于FKnee的數字信號的處理。 任何數字信號的膝頻

14、率只與數字信號的上升（tr）和下降沿時間（tf）有關，而與時鐘速率無關。兩個重要結論： 容易看出，上升沿時間越小，膝頻率越大，上升沿時間越大，膝頻率越小。任何數字信號重要的時域特性基本上都是由FKnee頻率以及其以下的頻率成分所決定。 中國科大 快電子學 安琪22第22頁，共52頁，2022年，5月20日，8點39分，星期四集總系統與分布系統中國科大 快電子學 安琪23第23頁，共52頁，2022年，5月20日，8點39分，星期四一. 信號傳輸的四種電性等效模型 全波模型 分布模型（離散模型） 集總模型 直流模型 中國科大 快電子學 安琪24第24頁，共52頁，2022年，5月20日，8點39

15、分，星期四1. 全波模型 理論：“麥克斯威方程組”。 假設電磁波在一個無限大的平 面上行進： 電場指向x方向； 磁場指向y方向； 整個電磁場往z方向行進。 傳播速度：光速， 阻抗：電場對磁場的比值，在自由空間里為377。 當平面波遇到一個高傳導物體時，傳播方向會隨即發生變化。如果適當地調 整傳播的物體，則平面波可以被導入到一個傳輸線里，這個我們稱為“全波 模型”。 選擇“邊界條件”用以代表實際物體的幾何結構以及所使用的材料，來求解全 波模型的麥克斯威方程組。 即使非常簡單的結構體，方程組也很難解出。中國科大 快電子學 安琪25第25頁，共52頁，2022年，5月20日，8點39分，星期四2.分

16、布系統 簡化數學模型： 用“電容”來描述電能 用“電感”來表示磁能， 用“電阻”來代表轉換為熱的能量損耗。 這些元件被定義成沒有實際尺寸，由無損和 無延遲的導線將它們連接起來。 有了這些電路元件就不再需要麥克斯威方程 組和邊界條件，利用這些電路元件就可以來 描述一個所謂的理想傳輸線的結構。分布模型（離散模型）示意圖 基本的傳輸線結構如圖所示，理想上，它是由無限多的RLC網絡所組成的，然而，為了計算的目的（特別是為了時域的計算方便），我們通常選擇有限個RLC網絡來代表。其基本的假設是每個RLC網絡的延遲時間遠小于信號的波長或者上升時間。 需要提醒的是，這種傳輸線模型仍然是用集總的元件來描述系統的

17、，只不過這些元件是分布在整個系統中，并且是足夠小。以至于每個RLC網絡的延遲時間遠小于信號的波長或者上升時間。我們稱這種傳輸線模型為“分布模型”。在分布模型”中，我們使用了許多分布元件來描述電波傳輸的性能。 中國科大 快電子學 安琪26第26頁，共52頁，2022年，5月20日，8點39分，星期四3.集總系統 如果傳輸線的整體傳輸延遲時間較信號的上升時間來的短的話，則只需要一個RLC網絡或是RC網絡就可以代表整個電磁波的性能，我們稱它為“集總模型”。 在集總模型的環境里，電磁波的波長會遠大于電路的物理尺寸，所以，可以將分布的一些小的電路元件集總起來就可以精確地描述電磁波的性能。集總模型直流模型

18、 最后，當電路進入“直流模型”的環境時，只需一個電阻或者一個零延遲時間的導線就足以代表電磁波的性能。 4.直流系統中國科大 快電子學 安琪27第27頁，共52頁，2022年，5月20日，8點39分，星期四四種電性等效系統 四種電性等效模型的分類與電磁波的波長（或信號的上升時間）相關，也與系統的幾何尺寸相關。幾何結構尺寸越小者越不容易進入“分布模型”領域，而尺寸越大者，例如印刷電路板，只要信號的上升時間小于10ns就會進入“分布模型”領域。而尺寸小者如芯片，上升時間低于0.2ns以內才會進入“分布模型”領域。中國科大 快電子學 安琪28第28頁，共52頁，2022年，5月20日，8點39分，星期

19、四二. 集總系統與分布系統 一個導體系統（主要指無源網絡），若系統的物理尺寸足夠小，以至于當信號輸入時，其上所有點同時達到相同的電位，則該系統被稱為集中系統（Lumped System）。反之，則稱為分布系統（Distributed System）。 圖中右側1英寸連線的例子表明：對于同樣的1ns上升沿，1英寸連線呈現為一個集中系統，在所有時間點上，線上各部分電壓基本上是相同的。 圖中左側描述了一個10英寸長印刷電路板連線上的電信號的電位分布。圖中，一個1ns上升時間寬度的信號從左邊輸入。當脈沖信號沿著連線傳輸時，可以看出，線上所有各點的電位并不是相同的。這個系統對輸入信號的響應是沿著連線分布

20、的，因而被稱為分布系統。圖中還給出了0，1，2，3和4ns各點的電位分布。從4ns時電位分布圖中可以看出，1ns上升時間的等效長度為5.6in。重新定義：中國科大 快電子學 安琪29第29頁，共52頁，2022年，5月20日，8點39分，星期四電子學等效長度 任何導體系統對于輸入信號的響應極大地取決于該系統的尺寸是否小于輸入信號中最快電特性的電子學等效長度。 廣義地講，電子學等效長度指的是信號中某電特征在導體中傳輸時所占有的物理長度。對于數字信號來說：“0”到“1”和“1”到“0”的跳變（tr和tf）是其最關鍵的變化，表示狀態的轉換，而且也是數字信號中最快的電特征。所以，通常人們把數字信號的上

21、升時間的等效電子學長度稱為該信號的電子學等效長度。 電特性（如上升時間）的電子學等效長度，與兩個因素有關：電特性的時間寬度和它的單位傳輸延遲時間。我們有：這里： tr：上升時間。單位：（ps）。 td：單位傳輸延遲時間。單位：（ps/in）。其物理意義：上升時間在導體中傳輸時所占有的物理長度。例: 10KHECL電路的上升時間大約為1.0ns。設信號在FR-4印刷電路板內層傳輸，其 單位傳輸延遲時間為180ps/in，則電子學等效長度為：l = 1000/180 = 5.6in。中國科大 快電子學 安琪30第30頁，共52頁，2022年，5月20日，8點39分，星期四判定依據: 判定一個導體系

22、統是集中系統還是分布系統的依據與兩個因素有關：信號的電子學等效長度和系統的物理尺寸。 當輸入信號一定時（上升時間），大物理尺寸的系統是分布系統；而小物理尺寸的系統則可能是集中系統，反之依然。 通常是用系統物理尺寸和信號上升時間的比值來進行衡量。最方便的方法是用信號的電子學等效長度與該系統的實際物理尺寸相比較。 系統物理尺寸小于 則可以認為是集中系統；反之為分布系統。中國科大 快電子學 安琪31第31頁，共52頁，2022年，5月20日，8點39分，星期四要點 電子學等效長度： 電路尺寸小于 則可以認為是集中系統；反之為分布系統。中國科大 快電子學 安琪32第32頁，共52頁，2022年，5月2

23、0日，8點39分，星期四傳輸線與阻抗匹配中國科大 快電子學 安琪33第33頁，共52頁，2022年，5月20日，8點39分，星期四傳輸線的物理模型平行雙線及其等效電路 傳輸線的物理模型 為了研究信號在傳輸在線隨時間、位置變化時的變化情形，即u(x,t)和i(t,x)的變化規律。我們以平行雙線為例引入分布參數的概念，求解傳輸線上的電壓和電流變化規律所滿足的方程：電報方程。 選取一小段平行雙線的進行研究。小段 的長度為x,如右圖所示。雖然傳輸線是一個分布系數系統, 但我們仍先用一個集中參數的模型來描述。 顯然, x越小, 就越接近傳輸線的實際情況。當x0時, 該模型就逼近真實的分布參數系統。 傳輸

24、線是由無數個這樣的小段組成的。中國科大 快電子學 安琪34第34頁，共52頁，2022年，5月20日，8點39分，星期四傳輸線的電報方程 選取傳輸線起點為坐標原點，即X=0，分析距原點為X到X+x處的情況:： L: 單位長度上的分布電感， R: 單位長度上的分布電阻， C: 單位長度上的分布電容， G: 單位長度上的分布電導(介質漏電引起) 在X處的電壓為u(t,x)，電流為i(t,x),而X+x處的電壓則為u(t,X+x),電流則為i(t,X+x) (注意: 此處電壓u 及電流i是時間(t)和位置(x)的二元函數)，根據克希霍夫定律，從傳輸線的x到x+x段，應有：平行雙線及其等效電路 中國科

25、大 快電子學 安琪35第35頁，共52頁，2022年，5月20日，8點39分，星期四理想傳輸線 下面的討論, 我們以理想導線來進一步簡化上述方程。 假定導線是無損耗線, 既忽略耗能元件電阻和電導的作用，只考慮儲能元件電容和電感的作用，因而有: R=0, G=0。 假定導線在各點是均勻的。 這時, 傳輸線等效電路可簡化為一個無損耗線等效電路。平行雙線及其等效電路 無損耗線等效電路 中國科大 快電子學 安琪36第36頁，共52頁，2022年，5月20日，8點39分，星期四雙曲線方程 對于理想傳輸線，當忽略耗能元件電阻和電導的作用時（R=0, G=0），方程（2.2.4）和（2.2.5）就簡化為雙曲

26、線方程。 從數學上講，這是一維波動方程，也可稱為雙曲型方程。要解這組方程，還必須給出具體的初始條件和邊界條件。 中國科大 快電子學 安琪37第37頁，共52頁，2022年，5月20日，8點39分，星期四 入射波和反射波 傳輸速率： 特性阻抗： 反射系數： 終端匹配： ZC=ZL 幾個重要的結論中國科大 快電子學 安琪38第38頁，共52頁，2022年，5月20日，8點39分，星期四終端失配 終端短路 電壓波 當電壓波傳到終端后，反射系數為1，所以將在終端全部反射，而相位與入射電壓相差，即反向全反射。 電流波 電流波也在終端發生全反射，但相位不變，是正向全反射。 設輸入是幅度為+E的階躍電壓，則

27、方程解 變為:xxxxxxxxu(x,t)i(x,t)u(t,l)i(t,l)tttdtdllllllt l/vt = l/vl/v t 2l/vt = 2l/v1/Zcll1/21/21/21/2-1/21/2Zc-1/2Zc1/2Zc1/2Zc1/2Zcu(t,0)2tD1/2ti(t,0)2tD1/2Zct1/Zc中國科大 快電子學 安琪39第39頁，共52頁，2022年，5月20日，8點39分，星期四 終端開路 電壓波 當電壓波傳到終端后，反射系數為-1，同樣將在終端全部反射，但相位與入射電壓相同，即正向全反射。 電流波 電流波也在終端發生全反射，但相位相反，是反向全反射。 設輸入是幅

28、度為+E的階躍電壓，則方程解變為:xxxxu(x,t)ttdt l/vt = l/vl/v t 2l/vt = 2l/v1xxxxi(x,t)ttdllllllll1/21/21/21/2-1/21/2Zc1/2Zc1/2Zc-1/2Zc-1/2Zcu(t,l)i(t,l)t2td1tu(t,0)i(t,0)2td1/2Zc中國科大 快電子學 安琪40第40頁，共52頁，2022年，5月20日，8點39分，星期四 Zc Zl 的一般情況 Zc Zl 時，又可分為二種情形： 電壓波是同相反射，但反射的電壓幅度小于1。電流波是反相反射，但反射的電流幅度也小于1。 Zc Zl 電壓波是反相反射，但反

29、射電壓幅度小于1。電流波是同相反射，反射的電流幅度也小于1。 0 Zl Zc兩種情況下，反射系數的絕對值都小于1，即： 中國科大 快電子學 安琪41第41頁，共52頁，2022年，5月20日，8點39分，星期四實際的多次反射舉例中國科大 快電子學 安琪42第42頁，共52頁，2022年，5月20日，8點39分，星期四傳輸線匹配方法一.串聯匹配 串聯匹配方法是在驅動門電路輸出端與傳輸線輸入端之間串入一個小電阻RS，使得RS的阻值加上驅動門電路的輸出阻抗r0阻值等于特性阻抗ZC的阻滯。右圖顯示的是一個ECL電路的串聯匹配電路，其方法對其他數字邏輯電路也是適用的。 RE是下拉電阻，一般應大大于RS。

30、串聯匹配方法的基本考慮是要求始端匹配。所以從B點向A點處看的等效電阻應等于特性阻抗Zc，因此，要求電阻應滿足: 其中r0是門電路的輸出阻抗，大約為7(10K 系列)。而在終端C點，由于一般集成門電路的輸入阻抗都較高，可看成開路。設ZC=75 ，ECL10K系列集成電路的輸出阻抗為7，輸入阻抗為50K，則有： RS = 75-7 = 68中國科大 快電子學 安琪43第43頁，共52頁，2022年，5月20日，8點39分，星期四二.并聯匹配 并聯匹配是最簡單，最常用的匹配方法，它是在連線的終端處采用阻值等于傳輸線特性阻抗的并聯電阻進行匹配。對于ECL電路，并聯匹配電阻的另一端接VEE或VTT，該匹

31、配電阻同時起著ECL門電路射極下拉電阻的作用。對于PECL和COMS電路，并聯匹配電阻的另一端一般接地。如下圖(a)所示。 設一個電壓信號被前級電路輸出時，其信號波形如下圖（b）的波形A所示。該信號沿傳輸線傳輸，經過TD時間后到達傳輸線終端，由于終端負載電阻等于傳輸線的特性阻抗，反射系數為零，沒有反射信號產生。圖2-6-2（b）的波形B是傳輸線的終端信號。由圖可以看出，終端信號只是一個延遲了TD時間的輸入信號，在完全匹配的條件下，信號沒有反射，因而也沒有失真。 （a） (b) 并聯匹配方法 中國科大 快電子學 安琪44第44頁，共52頁，2022年，5月20日，8點39分，星期四三.戴維寧等效

32、并聯匹配 為了減少并聯匹配方法的功耗，一個可選擇的方法是采用所謂的戴維寧等效電阻。戴維寧等效方法是采用兩個電阻，一個接VCC（對ECL電路，就是接地），另一個接電源VEE，選擇適當的阻值，使兩個電阻的并聯阻值等于傳輸線的特性阻抗，而其戴維寧等效電壓等于VTT，如下圖所示。戴維寧等效方法的優點是整個系統中只使用VEE電源，并且功耗比使用單個電阻作并聯匹配時要小，適合于連線特性阻抗較小（如50）的系統，代價是多用一倍的電阻。使用戴維寧等效原理，圖（a）的電路可用圖（b）中的等效電路所替代，其中： （a） (b) ECL電路的戴維寧并聯匹配方法 中國科大 快電子學 安琪45第45頁，共52頁，202

33、2年，5月20日，8點39分，星期四四.交流并聯匹配 交流匹配也可以稱為RC串聯網絡匹配。這也是一種終端并聯匹配方法，其原理如下圖所示。 RC串聯網絡匹配是在終端處用一個電容和一個電阻的串聯對傳輸線的特性阻抗進行匹配。其最大的特點是利用串聯的電容割斷信號直流成分的信道，減少匹配阻抗對前級電路的驅動要求。這非常適合低特性阻抗傳輸線的匹配。 對信號的高頻成分，串聯電容呈短路狀態，終端電阻主要由串聯的電阻形成；對信號的直流成分，電容的容抗很大，相當于終端有一個很大的端接電阻。而對連線的傳輸線效應來說，正是信號的前、后沿這樣的高頻成分才真正有意義。對直流成分可不考慮傳輸線效應的影響。交流并聯匹配方法中國科大 快電子學 安琪46第46頁，共52頁，2022年，5月20日，8點39分，星期四五.總線匹配 1.總線的信號傳輸特點 這里的總線一般指的是所謂的共享總線（Shared Bus），下圖是一個共享總線的原理示意圖。在共享總線中，信號的傳輸有以下特點： 一個驅動器輸出的信號可以驅動多個接收器。 信號傳輸的方向可能是雙向的。 驅動器和接收器的位置都是任意的，可以是總線上的任一個位置。 總線兩端端接方法 VTT.VTT100100Zc = 100 在總線兩端都進行 終端的并聯匹配。中國科大 快電子學 安琪47第47頁，