1、單項選擇題1、存儲周期是指存儲器的讀出時間6存儲器進行連續讀和寫操作所允許的最短時間間隔存儲器的寫入時間存儲器進行連續寫操作所允許的最短時間間隔2、在主存和CPU之間增加cache的目的是增加內存容量提高內存的可靠性解決CPU與內存之間的速度匹配問題增加內存容量，同時加快存取速度3、算術/邏輯運算單元74181ALU可完成：(p47)廣16種算術運算功能廣16種邏輯運算功能 16種算術運算功能和16種邏輯運算功能4位乘法運算和除法運算功能4、某機字長32位，其中1位符號位，31位表示尾數。假設用定點小數表示，那么最 大正小數為：+ (1 232 )+(1-2-31 )12-322-31(A)

2、5、在計數器定時查詢方式下，假設每次計數從。開始，那么0設備號小的優先級高設備號大的優先級高每個設備使用總線的機會相同組合邏輯電路控制電路模擬電路44、當且僅當（）發生時，稱為浮點數溢出（上溢）階碼上溢尾數上溢尾數與階碼同時上溢尾數或階碼上溢45、某浮點數采用IEEE754單精度格式表示為C5100000H,那么該數的值是（）（注:選項中內的值為上標）-1.125*210 -1.125*211-0.125*210-0.125*21146、一個C語言程序在一臺32位機器上運行。程序中定義了三個變量x、y和z, 其中x和z為int型，y為short型。S x=127, y=9時，執行賦值語句z=x

3、+ y后，x、y和z的值分別是（2009原題、第二章：運算方法和運算器）1x=0000007FH,y=FFF9H,z=00000076Hx=0000007FH,y=FFF9H,z=FFFF0076Hx=0000007FH,y=FFF7H,z=FFFF0076HGx=0000007FH,y=FFF7H,z=00000076H47、馮偌依曼計算機中指令和數據均以二進制形式存放在存儲器中，CPU區分它 們的依據是（2009原題、第一章：計算機系統概述）（p152,在來考慮上一節）指令操作碼的譯碼結果指令和數據的尋址方式指令周期的不同階段（指令和數據所在的存儲單元48、某SRAM芯片，存儲容量為64K

4、x工6位，該芯片的地址線和數據線數目為： （2人16=64,故需要16根地址線） 64, 16116, 64r 64, 8 16, 1649、計算機系統中的存貯器系統是指：RAM存貯器廠ROM存貯器主存貯器6內存貯器和外存貯器50、交叉存儲器實質上是一種（）存儲器，它能執行獨立的讀寫操作0多模塊，并行r多模塊，串行整體式，并行整體式，串行5工、相聯存儲器是按（）進行尋址的存儲器.r地址指定方式堆棧存取方式6內容指定方式廠地址指定與堆棧存取方式結合52、單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另 一個經常需采（）堆棧尋址方式立即尋址方式隱含尋址方式間接尋址方式53、寄存

5、器間接尋址方式中，操作數處在（）%通用寄存器堆棧r主存儲器r程序計數器54、計算機的外圍設備是指：輸入/輸出設備外存設備通信設備除主機外的其他設備55、假定一臺計算機的顯示存儲器用DRAM芯片實現，假設要求顯示分辨率為160 0 x1200,顏色深度為24位，幀頻為85HZ,顯示總帶寬的50%）用來刷新屏幕, 那么需要的顯存總帶寬至少約為（）（2010年原題、第七章：外圍設備）245 Mbps 979 Mbpsr 1958 Mbps6 7834 Mbps56、單級中斷系統中，中斷服務程序執行順序是（）（2010年原題、第八章：輸 入輸出系統）I保護現場II開中斷 IH關中斷 IV保存斷點V中斷

6、事件處理VI恢復現場VD采訪中斷返回H-I-VTIhi-iv-v-vi-vn1 iv 7m vn57、以下不會引起指令流水阻塞的是（）（2。10年原題、第五章：中央處理器）數據旁路數據相關r條件轉移資源沖突58、以下寄存器中，匯編語言程序員可見的是（）（2010年原題、第五章：中央 處理器）存儲器地址寄存器（MAR）程序計數器（PC）存儲器數據寄存器（MDR）指令寄存器（IR）59、以下命令組合情況中，一次訪存過程中，不可能發生的是（）（2012年原題、 第三章：存儲系統）廠TLB未命中，Cache未命中，Page未命中 TLB未命中，Cache命中，Page命中 TLB命中，Cache未命中

7、，Page命中* TLB命中，Cache命中，Page未命中60、以下有關RAM和ROM的表達中，正確的選項是（）（20工。年原題、第三章： 存儲系統）I RAM是易失性存儲器，ROM是非易失性存儲器 II RAM和ROM都采用隨 機存取方式進行信息訪問 III RAM和ROM都可用作Cache IV RAM和 ROM都需要進行刷新僅I和n僅n和in僅 I, H, in僅 n, in, iv61、假定用假設干個2kx4位芯片組成一個8kx8位存儲器，那么地址0B1FH所在芯 片的最小地址是()(2010年原題、第三章：存儲系統) 0000H 0600Hr 0700H 0800H62、假定變量i

8、, f, d數據類型分別為int, float W double (int用補碼表示，f loat和double分別用IEEE754單精度和雙精度浮點數據格式表示)，i=785, f=1.5678E3, d=1,5E100.假設在32位機器中執行以下關系表達式，那么結 果為真是()(2010年原題、第二章：運算方法和運算器)(I) i=(int) (float)I (II) f=(float) (int) f (III) f=(float) (do uble) f (IV) (d+f)-d=fr僅I和IIr僅i和m6僅n和hir僅HI和IV63、以下選項中，能引起外部中斷的事件是(2009年原

9、題、第八章：輸入輸出系 統)出鍵盤輸入除數為0浮點運算下溢r訪存缺頁64、一般機器周期的時間是根據()來規定的。主存中讀取一個指令字的時間主存中讀取一個數據字的時間主存中寫入一個數據字的時間主存中讀取一個數據字的時間65、存放微程序的控制存儲器稱為:高速緩沖存儲器控制存儲器虛擬存儲器主存儲器66、以下表達中正確描述的句子是:6同一個CPU周期中，可以并行執行的微操作叫相容性微操作同一個CPU周期中，可以并行執行的微操作叫相交性微操作同一個CPU周期中，可以并行執行的微操作叫相斥性微操作同一個CPU周期中，可以并行執行的微操作叫排他性微操作67、計算機操作的最小時間單位是：時鐘周期（計算機工作的

10、最小時間）指令周期6 CPU周期（有的試題中選擇時鐘周期）微指令周期68、以下部件中不屬于控制器的是：IR（指令寄存器）操作控制器廠PC（程序計數器） PSW（狀態條件寄存器）69、同步控制是：只適用于CPU控制的方式只適用于外圍設備控制的方式由統一時序信號控制的方式所有指令執行時間都相同的方式70、在CPU中跟蹤指令后繼地址的寄存器是：廠MAR（指針寄存器）PCr IRPSW71、采用DMA方式傳遞數據時，每傳送一個數據就要占用一個 時間。指令周期0時鐘周期機器周期存儲周期72、某計算機處理器主頻為50MHz,采用定時查詢方式控制設備A的I/O,查詢 程序運行一次所用的時鐘周期數至少為500

11、。在設備A工作期間，為保證數據不丟 失，每秒需對其查詢至少200次，那么CPU用于設備A的I/O的時間占整個CPU 時間的百分比至少是（2011年原題、第八章：輸入輸出系統） 0.02%10.05% 0.20%10.50%73、指令系統中采用不尋址方式的目的主要是（）實現存儲程序和程序控制6縮短指令長度，擴大尋址空間，提高編程靈活性可以直接訪問外存提供擴展操作碼的可能并降低指令譯碼難度74、在系統總線的數據線上，不可能傳輸的是（2011年原題、第六章：總線系統）指令,操作數6握手（應答）信號中斷類型號75、假定不采用Cache和指令預取技術，且機器處于、開中斷狀態，那么在以下有 關指令執行的表

12、達中，錯誤的選項是（2011年原題、第八章：輸入輸出系統）r每個指令周期中CPU都至少訪問內存一次r每個指令周期一定大于或等于一個CPU時鐘周期空操作指令的指令周期中任何寄存器的內容都不會被改變（錯誤:會白動加1）當前程序在每條指令執行結束時都可能被外部中斷打斷76、以下給出的指令系統特點中，有利于實現指令流水線的是（2011年原題、第 四章：指令系統）I.指令格式規整且長度一致II、指令和數據按邊界對齊存放m、只有Load/St ore指令才能對操作數進行存儲訪問僅 I、II僅【I、inr 僅 I、HI I、II、HI77、某機器有一個標志寄存器，其中有進位/借位標志CF、零標志ZF、符號標

13、志 SF和溢出標志OF,條件轉移指令bgt （無符號整數比較大于時轉移）的轉移條件 是（2011年原題、第五章：中央處理器） CF+OF=1 /SF+ZF=1 /（CF+ZF）=1r /（CF+SF）=178、偏移尋址通過將某個寄存器內容與一個形式地址相加而生成有效地址。以下尋 址方式中，不、屬于偏移尋址方式的是（2011年原題、第四章：指令系統）間接尋址 基址尋址相對尋址變址尋址79、某計算機存儲器按字節編址，主存地址空間大小為64MB,現用4MX8位的 RAM芯片組成32MB的主存儲器，那么存儲器地址寄存器MAR的位數至少是（20 年原題、第三章：存儲系統）22 位123 位1 25 位G

14、 26 位（2人26=64）80、以下各類存儲器中，不采用隨機存取方式的是（2011年原題、第三章：存儲 系統）EPROMG CDROM（光盤，采用串行存取方式）DRAMSRAM81、以下選項中，描述浮點數操作速度指標的是（2011年原題、第二章：運算方 法和運算器）MIPSCPIr IPC6 M FLOPS82、假設某計算機的存儲系統由Cache和主存組成。某程序執行過程中訪存工00 。次，其中訪問Cache缺失（未命中）50次，貝ij Cache的命中率是（2009年原 題、第三章：存儲系統）5%9.5%50% 95%（950/1000）83、假設某系統總線在一個總線周期中并行傳輸4字節信

15、息，一個總線周期占用2 個時鐘周期，總線時鐘頻率為10MHz,那么總線帶寬是（2009年原題、第六章：總 線系統）10MB/S 20MB/S40MB/S80MB/S84、相對于微程序控制器，硬布線控制器的特點是（2009年原題、第五章：中央 處理器）指令執行速度慢，指令功能的修改和擴展容易指令執行速度慢，指令功能的修改和擴展難指令執行速度快，指令功能的修改和擴展容易6指令執行速度快，指令功能的修改和擴展難85、某計算機的指令流水線由四個功能段組成，指令流經各功能段的時間（忽略各 功能段之間的緩存時間）分別為90ns、80ns、70ns和60ns,那么該計算機的CP U時鐘周期至少是（2009年

16、原題、第五章：中央處理器）G 90ns80ns70ns60ns86、以下關于RISC的表達中，錯誤的選項是（2009年原題、第五章：中央處理器） RISC普遍采用微程序控制器RISC大多數指令在一個時鐘周期內完成以上都不對6、浮點數加、減運算過程一般包括對階、尾數運算、規格化、舍入和判溢出等步 驟。設浮點數的階碼和尾數均采用補碼表示，且位數分別為5位和7位（均含2位 符號位）。假設有兩個數X=27x29/32, Y=25x5/8,那么用浮點加法計算X+Y的 最終結果是（2009原題、第一章：計算機系統概述） 00111 110001000111 0100010 01000 00100016發生

17、溢出7、以下選項中，能縮短程序執行時間的措施是（）（2010年原題、第五章：中央 處理器）I提高CPU時鐘頻率，II優化數據通過結構，III對程序進行編譯優化僅I和n僅I和m僅n和hi I, IL in8、以下選項中的英文縮寫均為總路線標準的是（）（2010年原題、第六章：總線 系統） PCI, CRT, USB, EISAISA, CPI, VESA, EISAISA, SCSI, RAM, MIPS ISA, EISA, PCI, PCI-Express9、以下給出的指令系統特點中，有利于實現指令流水線的是（2011年原題、第五 章：中央處理器）I.指令格式規整且長度一致II、指令和數據按

18、邊界對齊存放III、只有Load/St ore指令才能對操作數進行存儲訪問僅 I、II僅 H、III僅 I 、 IIIRISC的內部通用寄存器數量相對CISC多【RISC的指令數、尋址方式和指令格式種類相對CISC少87、某機器字長16位，主存按字節編址，轉移指令采用相對尋址，由兩個字節組 成，第一字節為操作碼字段，第二字節為相對位移量字段。假定取指令時，每取一 個字節PC自動加1。假設某轉移指令所在主存地址為2000H,相對位移量字段的內 容為06H,那么該轉移指令成功轉移后的目標地址是（2009年原題、第四章：指令 系統） 2006H 2007HG 2008H 2009H88、某計算機主存

19、容量為64KB,其中ROM區為4KB,其余為RAM區，按字節 編址。現要用2KX8位的ROM芯片和4KX4位的RAM芯片來設計該存儲器，那么 需要上述規格的ROM芯片數和RAM芯片數分別是（2009年原題、第三章：存儲 系統）1, 152, 151, 30 2, 3089、浮點數加、減運算過程一般包括對階、尾數運算、規格化、舍入和判溢出等步驟。設浮點數的階碼 和尾數均采用補碼表示，且位數分別為5位和7位（均含2位符號位）。假設有兩個數X=27 x 29/32, Y =25x5/8,那么用浮點加法計算X+Y的最終結果是（2009原題、第二章：運算方法和運算器）00111 110001000111

20、 0100010 01000 0010001G發生溢出90、在C程序中,int類型的變量x的值為T088。程序執行時，x先被存放在工6 位的寄存器R1中，然后被算術右移4位。那么此時R1中的內容以16進制表示是（ ）FBCOHG FFBCH OFBCH87BCH91、補碼表示的8位二進制定點小數所能表示數值的范圍是（）- rr92、在定點小數計算機中，（）的原碼與補碼相同.-0.511 -193、以下數中最大的是（） 10000000B（128） 1250（85）1 10000110（BCD 碼）55H（85）94、用某個寄存器的值做操作數地址的尋址方式稱為（）尋址。直接間接r寄存器寄存器間接

21、95、堆棧尋址方式中，設A為累加器，SP為堆棧指示器，MSP為SP所指示的棧 頂單元，如果進棧的操作是：（A）MSP, （SP）-l- SP,那么出棧的操作應為：(MSP)-) A, (SP)+l- SP(SP)+l- SP, (MSP)A(SP)-l-) SP, (MSP) A （MSP）-） A, （SP）-l-） SP96、變址尋址方式中，操作數的有效地址等于:基值寄存器內容加上形式地址（位移量）堆棧指示器內容加上形式地址（位移量）變址寄存器內容加上形式地址（位移量）程序記數器內容加上形式地址（位移量）97、從以下有關RISC的描述中，選擇最合適的答案。采用RISC技術后，計算機的體系結

22、構又恢復到早期的比較簡單的情況。%為了實現兼容，新設計的RISC,是從原來CISC系統的指令系統中挑選一局部 實現的。RISC的主要目標是減少指令數，提高指令執行效率。RISC設有乘、除法指令和浮點運算指令。98、某計算機的Cache共有16塊，采用2路組相聯映射方式（即每組2塊）。 每個主存塊大小為32字節，按字節編址。主存工29號單元所在主存塊應裝入到的 Cache組號是（2009原題、第三章：存儲系統）099、一個C語言程序在一臺32位機器上運行。程序中定義了三個變量x、y和z, 其中x和z為int型，y為short型。當x=127, y=9時，執行賦值語句z=x+y后，x、y和z的值分

23、別是（2009原題、第一章：計算機系統概述）1x=0000007FH,y=FFF9H,z=00000076Hix=0000007FH,y=FFF9H,z=FFFF0076Hx=0000007FH,y=FFF7H,z=FFFF0076HGx=0000007FH,y=FFF7H,z=00000076H100、在集中式總線仲裁中，（）方式相應最快。鏈式查詢G獨立請求計數器定時查詢不能確定101、系統總線是指0運算器、控制器、寄存器之間的連接部件運算器、寄存器、主存之間的連接部件運算器、寄存器、外圍設備之間的連接部件 CPU、主存、外圍設備之間的連接部件工02、假設浮點數尾數用補碼表示，那么判斷運算結

24、果是否為規格化數的方法是:階符與數符相同為規格化數階符與數符相異為規格化數數符與尾數小數點后第一位數字相異為規格化數數符與尾數小數點后第一位數字相同為規格。數判斷題103、為相互兼容，方便系統擴展，采用了通用I/O標準接口6對錯工04、微程序控制器屬于存儲邏輯型，以微程序解釋執行機器指令，采用存儲邏輯 技術實現。,錯工05、微命令指控制部件通過控制線向執行部件發出的各種控制命令，是構成控制 信號序列的最小單位。益對錯工06、光盤的優點是存儲容量較大、耐用、易保存等。6對C錯工07、磁盤的找道時間和等待時間是隨機的，所以一般取隨機時間。對與錯108、磁盤的存取時間包括找道時間、等待時間和讀寫時間

25、。與對r錯109、位密度是指磁道單位長度上能記錄的二進制位數。傘對C錯工10、道密度是指沿磁盤半徑方向單位長度上的磁道數。6對錯111常見的打印機分為：點陣針式打印機、激光打印機、噴墨打印機。G對C錯112、灰度級指黑白顯示器中所顯示的像素點的亮暗差異，在彩色顯示器中那么表現 為顏色的不同。灰度級越高，圖像層次越清楚逼真。與對錯113,分辨率指顯示器所能表示的像素個數，像素越密，分辨率越高，圖像越模糊。.C對錯114、波特是信號傳輸速度的單位，波特率等于每秒內線路狀態的改變次數。120 0波特率即指信號能在1秒鐘內改變1200次值。6對錯115、存儲元存儲八位二進制信息，是計算機存儲信息的最小

26、單位。.對錯工16、存儲器帶寬指單位時間里存儲器所存取的信息量，是衡量數據傳輸的重要指 標。常用單位有：位/秒或字節/秒。.對錯17、Cache主要強調大的存儲容量，以滿足計算機的大容量存儲要求。r對6錯118外存（輔存）主要強調快速存取，以便使存取速度與CPU速度相匹配。對6錯119、計算機存儲器功能是記憶以二進制形式表示的數據和程序。6對錯120、ASCII碼即美國國家信息交換標準代碼。標準ASCII碼占9位二進制位， 共表示512種字符。.對121,引入浮點數的目的是在位數有限的前提下，擴大數值表示的范圍。與對錯122、機器碼是信息在計算機中的二進制表示形式。與對r錯123、分時傳送即指

27、總線復用或是共享總線的部件分時使用總線。/對錯工24、實現高速CPU與低速外設之間工作速度上的匹配和同步是計算機接口的主要 功能之一。6對r錯工25、總線帶寬是衡量總線性能的重要指標，它定義了總線本身所能到達的最高傳 輸速率（但實際帶寬會受到限制）。6對r錯126.指令流水線中主要存在三種相關沖突：資源相關、數據相關及控制相關。6對錯127、并發性指兩個或兩個以上事件在同一時間間隔內發生。與對r錯128,硬布線控制器的缺點：增加了到控存中讀取微指令的時間，執行速度慢。對129,微程序控制器的優點：規整性、靈活性、可維護性強。傘對C錯工30、微操作是執行部件接受微命令后所進行的操作，是計算機硬件

28、結構中最基本 的操作。6對錯131、引入操作數尋址方式目的有：縮短指令長度、擴大尋址范圍、提高編程靈活 性等。6對C錯132、指令系統指一臺計算機中所有機器指令的集合，是表征計算機性能的重要因 素。6對錯33、假設某計算機字代表一條指令或指令的一局部，那么稱數據字。對C錯134.假設某計算機字是運算操作的對象，即代表要處理的數據，那么稱指令字。對錯135、數字計算機的特點：數值由數字量（如二進制位）來表示，運算按位進行。6對C錯136、模擬計算機的特點：數值由連續量來表示，運算過程是連續的。6對C錯137、時鐘周期是CPU處理操作的最大時間單位。對 e錯工38、地址寄存器用于存放當前執行的指令

29、碼，供進行指令譯碼。.對e錯139、DMA控制器即采用DMA方式的外設與系統總線之間的接口電路。對錯工40、中斷處理過程為：中斷請求中斷源識別判優中斷響應一中斷處理一中斷 返回對錯141、程序計數器用于存放CPU正在執行的指令的地址。.對錯142、指令寄存器用于保存當前CPU所要訪問的內存單元的地址。對c錯143、CPU將局部權力下放給通道，由通道實現對外設的統一管理，并負責外設與 內存間的數據傳送。對錯填空題144、在一個16位的總線系統中，假設時鐘頻率是100MHz,總線的周期為5個時鐘 周期，那么總線帶寬是|皿、（pl86設總線帶寬用D表示，總線時鐘周期用T表示，一個總線周期傳送的數據量

30、用D表示，根據定義可得：Dr=D/T即可算出帶 寬）145、請在括號內填入適當答案。在CPU中：(1)保存當前正在執行的指令的寄存器是I指令寄存器1 (2)保存當前正要執行的指令地址的寄存器是邙兩額而；(3) 算術邏輯運算結果通常放在I通用寄存器和I -146、硬布線器的設計方法是：先畫出I指令周期 流程圖，再利用布爾代數 寫出 綜合邏輯表達式，然后用門電路和觸%等器件實現。147,微程序控制器由邛礪有、尸由、四E三大局部組成，其中 乒麗府是ROM存儲器，用來存放k-.、八 I -Cl I I AA 7WT、-T 口 | 資源t,-. 4 | 數據I * 丁 空制148、流水CPU中的主要問題

31、是：I相關、相關和相關。149、并行處理技術主要有三種形式：并行、尸 并行和時間及空間時間及空間時間及空間并行。時間及空間并行。150、微程序設計技術是利用苫方法設計控制器 的一門技術，具有規 整性、I靈活性、可維護性等一系列優點。151、微指令格式中，微指令的編碼通常采用以下三種方式直接表示法J編碼喪示法 和|混合表示法152、由于數據通路之間的結構關系,微操作可分為尸祚一和相斥性一兩種。153、在程序執行過程中，控制器控制計算機的運行總是處于取指令一、分析指 令和|執行指令的循環當中。154、CPU從主存取出一條指令并執行該指令的時間叫指令周期，它常用假設干個 rL來表示，而后者又包含假設

32、干個r而k。155、CPU的四個主要功能是嚴k、尸麗-、尸k和萬k。156、目前的CPU包括控制器、運算器一和CACHE。H IK III工0、同步通信之所以比異步通信具有較高的傳輸速率，是因為:同步通信不需要應答信號且總線長度比較短r同步通信用一個公共的時鐘信號進行同步r同步通信中，各部件存取時間比較接近以上各項因素的綜合結果工1、在集中式總線仲裁中，（）方式響應時間最快。鏈式查詢獨立請求C計數器定時查詢r分布12.計算機系統的輸入輸出接口是（）之間的交接界面。,CPU與存儲器r存儲器與外圍設備出主機與外圍設備,CPU與系統總線13、控制器、運算器和存儲器合起來一般稱為（）：I/O部件內存儲

33、器外存儲器6主機14、馮諾依曼機工作方式的基本特點是（）：6按地址訪問并順序執行指令精確結果處理存儲器按內部地址訪問157157、移碼表示法主要用于表示浮點157、移碼表示法主要用于表示浮點157、移碼表示法主要用于表示浮點數的階碼E,以利于比較兩個數指數的158. (26H 或 63H)異或 1350 的值為 1。159、為了提高運算器的速度，可以采用方進位、乘除法、流水線等并行措施。160、顯示設備工作時，為了不斷提供刷新圖像的信號，必須把幀圖像信息存儲在 存儲器中。161、按讀寫性質劃分，光盤可以分為尸型光盤、廠詼 型光盤和型光盤三種。162、磁盤上訪問信息的最小物理單位是記錄塊(扇,1

34、63、漢字在輸入時采用I漢字輸入/在存儲時采用I漢字機內碼，在顯示或打印時采用嚴呵164、顯示器上構成圖像的最小單元或圖象中的一個點稱為尸，磁盤記錄面上的一系列同心圓稱為o165、地址碼表加操作數的地劃。以其數量為依據，可以將指令分為產地址指令、尸質和尸5標等幾種。166、二地址指令中，操作數的物理位置有三種型式，分別是寄存器一寄存型、|寄存器-存儲型和|存儲新存儲:型。167、堆棧是一種特殊的由尋址方式，它采用I先進后出 原理。按結構不同分為產一堆棧和/L堆棧。168、形成操作數地址的方式，稱為|數據?址 方式。操作數可以放在尸寄+|通用 上I內存 -I指令 .存器、I寄存器、I和I中。m用

35、人）口31、工指令尋址士 I順序一中工跳躍169、形成指令地址的方式，稱為方式，有尋址和I尋址兩種。17。、指令字長度分為尸L、嚴L、FL三種形式。171、指令格式是指令用I二進制代碼和表示的結構形式，指令格式由操作碼一字 段和I地址碼一兩字段組成。02、指令系統是表征一臺計算機尸薪的重要因素，它的和正不僅直接影響到機器的硬件結構，也影響到I系統硬件。173、設機器數字長為8位（含1符號位），假設機器數為81H（十六進制），當它分別 代表原碼、補碼、反碼和移碼時，等價的十進制整數分別為、廠詬 、尸一和n174、系統軟件包括：服務程序、語言程序、操作系統、數據庫管理系統。175, DRAM存儲器

36、的刷新一般有I）中式、1分散式和I異步式三種方式， 之所以刷新是因為有電荷泄露176、虛擬存儲器只是一個容量非常大的存儲器書而模型，不是任何實際的師存儲器，按照主存外存層次的信息傳送單位不同，虛擬存儲器有I段 式、I頁 式和方 式三類。177,虛擬存儲器指的是主價外存 層次，它給用戶提供了一個比實際防空 間大得多的a擬地址空間。178、主存與CACHE的地址映射有I全相連一、F、1組相連一三種方式。179、雙端口存儲器和多模塊交叉存儲器屬于產存儲器結構，前者采用尸k技術，后者采用技術。180、CPU能直接訪問由 和嚴，但不能直接訪問卬。181、存儲器的技術指標主要有叩k、Ek、/k和嚴加 18

37、2、對存儲器的要求是I容1人一,速度快一,本錢低一,為了解決這三方 面的矛盾，計算機采用多級存儲 和體系結構。183、在總線上，由一個主方向多個從方進行寫操作稱為尸；多個從方的數據在總線上完成AND或OR操作稱為ko184、一個較完善的指令系統應包含：數據傳送 類指令，算術運算 類指令，I邏輯運算 類指令，程序控制類指令，I/O類指令，字符串類指令，系統控制類指 令等。185、根據操作數所在位置，指出其尋址方式（填空）：（1）操作數在寄存器中， 為|寄存器直接尋址方式。操作數地址在寄存器，為I寄存器間接尋址方式。（3）操作數在指令中，為方 尋址方式。（4）操作數地址（主存）在指令 中，為嚴 尋

38、址方式（5）操作數的地址，為某一寄存器內容與位移量之和 可以是嚴一、酉5 、r一尋址方式。186、指令尋址方式主要有順序尋址方3（實現指令逐條順序執行，PC+1-PC）和 187、從計算機指令系統的角度看當前的計算機指令系統結構分為兩大類: |豆雜指令集H |精簡指令集土I188、DMA技術的出現使得高速外圍設備可通過DMA控制器直接訪問內存儲器, 189、PC系統有兩類中斷源：由CPU外部的硬件信號引發的稱為I外部中斷， 它分為I可屏蔽-中斷和I不可屏蔽 中斷；由指令引發的稱為，其中 一種是執彳H軟件中斷指4引發的,另一種是出錯或故障引發的。190、常用的外圍設備的I/。控制方式仔|許、尸吟

39、、尸麗、I通道方式- I外圍處理機方191、單處理器系統中的總線可以分為三類，CPU內部連接各寄存器及運算部件之間的總線稱為I內部總線；中、低速I/O設備之間互相連接的總線稱為尸蔽 同一臺計算機系統內的高速功能部件之間相互連接的總線稱為I系統總線。192、按照總線仲裁電路的位置不同，總線仲裁分為R式仲裁和而式仲裁。193、在單機系統中，三總線結構的計算機的總線系統由系統總線、邛而和總線等組成。194、目前的CPU包括掙制器-、I運算器-和CACHE.195、設有七位二進制信息碼0110101,那么低位增設偶校驗碼后的代碼為01101010196、兩個BCD碼相加，當結果大于9時，修正的方法是將

40、結果下,并產生進位輸出。197、浮點運算器由I階碼運算器和I尾數運算器組成，它們都是運算器。 只要求能執行嚴就運算，而嚴的要求能進行產E運 算。198、現代計算機的運算器一般通過總線結構來組織。按其總線數不同，大體有I I總線結構 |雙總線結構工三總線結構一 x, W 4、和二種形式。199、提高加法相運算速度的關鍵是降低進位鼾。先行進位的含義是低有效位的上200、對階時，使下階向階看齊，使下 階的尾數向移位，每小 移一位，其階碼加一，直到兩數的階碼相等為止。尾數求和201、在進行浮點加法運算時，需要完成為零操作數檢% II結果規格化、I舍入處理和I溢出處理等步驟。尾數求和202、按IEEE7

41、54規范，一個浮點數由I符號位s-、|階理|三個域組成，其中一的值等于指數的;一加上一個固定偏移值一o203、計算機系統的開展按其核心部件采用器件技術來看經歷了五代的變化，分別晶體管 |集成電路 |大規模集成哇和|巨大規模集用204、計算機系統是一個由硬件和軟件組成的多級層次結構，這通常由尸兩一般機器級、|操作系統級、|匯編語言級不口|高級語言級等組成,在每一級上都可以進205、計算機的軟件一般分為系統軟件和應用軟件兩大局部。206、計算機的硬件基本組成包括研206、計算機的硬件基本組成包括研運算器 |存儲器 |輸入設備力|輸出設備 十人.八和I五個局部。（自開工作15.輸入、輸出設備以及輔助

42、存儲器一般統稱為（）：C I/O系統行外圍設備外存儲器執行部件16、計算機硬件能直接識別和執行的語言是（）：高級語言匯編語言機器語言符號語言17.采用虛擬存儲器的主要目的是提高主存儲器的存取速度擴大存儲器空間，并能進行自動管理提高外存儲器的存取速度擴大外存儲器的存儲空間18、某計算機有五級中斷L4-L0,中斷屏蔽字為M4M3M2MlM0, Mi=l （0i 4）表示對Li級中斷進行屏蔽。假設中斷響應優先級從高到低的順序是L4-LOf L 2-L1-L3 ,那么L1的中斷處理程序中設置的中斷屏蔽字是（2011年原題、第八 章：輸入輸出系統） 11110廠 01101廠 00011G 010101

43、9.在集中式總線仲裁中，（）方式對電路故障最敏感。菊花鏈方式獨立請求方式分布式,計數器定時查詢方式20、計算機使用總線結構的主要優點是便于實現積木化，同時:減少了信息傳輸量C提高了信息傳輸的速度減少了信息傳輸線的條數加重了 CPU的工作量21、以下數中最小的數為（）：r 101001B（表示 41D）52Q（表示 42D） 29D233H（563D）22、一個8位二進制整數，采用補碼表示，且由3個”1和5個”0組成，那么其最 小值是（）：r -127-32-323、假設某數x的真值為-0,010,在計算機中該數表示為L0110,那么該數所用的 編碼方法是（）碼：（負數在計算機中用補碼表示）r原6補r反24、某數在計算機中用8421BCD碼表示為01工工1000 1001,其真值是：6 789D 789H 1887D 25、下面說法正確的選項是半導體RAM信息可讀可寫，且斷電后仍能保持記憶半導體RAM屬揮發性存儲器，而靜態的RAM存儲信息是非揮發性的6靜態RAM、動態RAM都屈揮發性存儲器，斷電后存儲的信息將消失廠ROM不用刷新，且集成度比動態RAM高，斷電后存儲的