1、如何衡量一款高清機的穩定性（先開個頭，由于內容較多，會持續更新 ）當今市面流行的高清播放機不下幾十種型號， 用戶在做選擇的時候， 只能看到表面的一些現 象，廠家所做的一些華麗的避重就輕的宣傳或不負責的媒體所做的一些幾乎全是圖片堆砌的 所謂評測 （其實確切的說就是誤導消費者的軟文或槍文） ，但當你買回去后各種各樣的問題 就會陸續暴露出來了。 除了機器的外觀， 用戶最關心的莫過于機器的穩定性了， 誰來為機器 的質量和穩定性負責呢？答案自然是廠家， 廠家有責任也有義務深層次地向消費者說明機器 的質量和穩定性， 而不是毫無依據地自賣自夸。 那么究竟如何衡量一款機器的穩定性呢？現 在我從以下幾方面著手分

2、析影響機器穩定性的關鍵要素：機器的硬件設計 - 這點可以說是最隱蔽的了， 硬件設計的好壞決定了機器一生的品質。 不合格的硬件設計是靠升級軟件無法彌補的， 但用戶對這點卻很難了解清楚， 通過機器的短 時間運行演示，根本無從深入了解硬件質量的好壞。. .（待續，先列出提綱 ）1）電路原理的設計目前市面上的高清機大多都是采用 SIGMA DESIGN 公司的 SMP8634/SMP8635 方 案 ，大家覺得既然是同樣的方案，原理圖設計應該是一模一樣的才對，其實不然，在大的 原理相同的情況下， 在一些敏感電路做一些細致處理， 做出來的產品的穩定性， 兼容性才能 夠更好。 SMP8634 是基于 30

3、0M 的 MIPS 操作系統，內存是 200M 的 DDR1 ，對于高速工 作的 CPU 而言，電源的穩定性以及 DDR 電路的信號完整性是至關重要的：1、電源作為整個系統的動力來源，需要它能夠穩定的、干凈的功率給系統，所謂穩定， 就是不管播放器是在開關機的瞬間，還在外接大功率的硬盤、 CDROM ，電壓值不能發生跌 蕩，而干凈就是 DC 部分產生的干擾， 紋波足夠小， 宇脈的機器各路電壓交流紋波的峰值都 不超過 50mV.2、信號 完整性（ Signal Integrity ，簡稱 SI ）指信號在電路中以正確的時序和幅度做出 響應的能力， 可理解為信號在線路上的傳輸質量。 信號完整性問題與

4、信號時序、 信號在傳輸 線上的傳輸延遲、 信號波形的失真程度等密切相關。 高速 DDR設計應全面考慮信號完整性問題，破壞信號完整性的主要原因有反射、 串擾和地彈等。 因此在設計過程中要求對 DDR的地 址線、數據線及時鐘線做了匹配處理，2）線路板（ PCB ）的設計最近經常有朋友及客戶這樣問我，為什么你們宇脈的 PCB 板都做成了 6 層板，而別 家的都是 4 層，這樣 PCB 的成本要高 20 多塊 RMB 。在這里解釋一下這個問題，宇脈的 6 層 PCB 板， 分別為上表層， 下表層， 2 個信號層以及比別人的 PCB 多出的 1 個地層和電源 層，多出的電源層能夠保證各個器件的供電更加穩

5、定， 而多的地層使各個器件接地更加完全， 這樣可以減少模擬部分與數字部分之間的串擾，以及機器本身對環境的輻射（這點在 FCC 測試過程中可以體現出來）；除了對電源部分的處理之外，宇脈的 PCB 的優勢更多的體現 在高速 DDR 信號的完整性上。 在高頻 PCB設計中要認真考慮時鐘線、信號線、電源分配和地線回路， 還要考慮噪聲容限、負載匹配和傳輸線效應等因素，隨著信號工作頻率的不斷提高，信號完整性問題已經 成為設計高速 DDR電路關注的焦點。下面具體分析信號完整性問題的產生及解決方法：反射反射( Reflection )會使合成信號形成過沖，導致信號波形在邏輯門限附近波動，如圖 2 所示。信號在

6、跳 變的過程中可能跨越邏輯電平門限，多次跨越邏輯電平門限則會導致邏輯功能紊亂。產生反射的原因是信 號傳輸線兩端的阻抗不匹配。圖 2 反射導致過沖示意圖消除反射的根本辦法是使阻抗具有良好的匹配，負載阻抗與傳輸線的特性阻抗相差越大反射也越大，所以 應盡可能使信號傳輸線的特性阻抗與負載阻抗相等。同時還要注意PCB上的傳輸線不能出現突變或拐角，盡量保持傳輸線各點的阻抗連續，否則在傳輸線的各段之間也將會出現反射。串擾信號之間由于電磁場的相互耦合而產生的不期望的噪聲信號稱為串擾(Crosstalk )。串擾是指沒有直接連接的信號線之間的耦合現象。由于高頻信號沿著傳輸線是以電磁波的形式傳輸的，信號線會起到天

7、線的作 用，電磁場的能量會在傳輸線的周圍發射，當高速變化的信號沿傳輸線A 傳播時，信號線周圍的空間就存在時變的電磁場，如圖 3 所示。這種時變的電磁場會使周圍的傳輸線B 產生感生電壓，這就是串擾， PCB板層的參數、信號線的間距、驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。串 擾會隨著時鐘頻率的升高和設計尺寸的減小而加大，信號沿的變化率越快，產生的串擾也越大。串擾超出 一定的值會使數字信號出現誤碼，可能引發電路誤動作，嚴重時會導致系統無法正常工作甚至崩潰。圖 3 串擾的形成示意圖在高速信號系統設計中，反射屬于單信號線現象，當然包括地平面問題。但串擾不同，它是兩條信號線之 間

8、以及地平面之間的耦合，所以又稱為三線系統。形成串擾的根本原因是信號變化引起周邊的電磁場發生 變化，所以解決串擾的方法主要從減少干擾源強度和切斷干擾路徑兩個方面進行，在設計時要注意以下幾 點。 在數字電路中，通常的時鐘信號都是邊沿變化快的信號，對外串擾大。所以在設計中，時鐘線宜用地線 包圍起來，并要盡量使用低電壓差分時鐘信號。 在布線空間允許的條件下， 在串擾較嚴重的兩條線之間插入一條地線或地平面， 可以起到隔離的作用而 減小串擾。 信號不要形成環路，若無法避免則應使環路面積盡量小。 在布線空間許可的前提下， 加大相鄰信號線之間的間距， 減小信號線的平行長度， 時鐘線盡量與關鍵信 號線垂直而不要

9、平行。 閑置不用的輸入端不要懸空，而是將其接地或接電源（電源在高頻信號回路中也是地），因為懸空的線 有可能等效于發射天線，接地就能抑制發射。實踐證明，用這種辦法消除串擾有時能立即見效。地彈地彈( Ground Bounce)通常包括電壓跌落和接地反彈，當系統同時轉換多個引腳的邏輯狀態時，會產生較 大的瞬態電流，導致電源線上和地線上電壓的波動，電源電壓跌落和接地反彈使信號沿出現平臺，如圖 所示。反彈是噪聲來源之一，還可能使時序發生偏移。反彈的噪聲影響著閾值的判斷，嚴重時會使系統產 生誤動作。圖 4 地彈的形成示意圖要抑制反彈的影響，首先是想辦法減小電源的擺幅，盡量選用性能好的電源，布局時可對系統

10、進行分割， 盡量減小系統中的各種電源之間的互相影響，如數字電源和模擬電源恰當地分區，高速部分與低速部分恰 當地分區，分割的目的是要重點保護高速部分。DDR部分是高速接口，對它謹慎處理是保證信號完整性的關鍵，低速部分的信號完整性相對容易達到要求。抑制反彈的另一辦法是降低 PCB端的分布電感量。由于電感會隨導體的增長而增大，隨導體寬度增長而減 少，所以高速 DDR電路接地回路應盡量寬廣，減少其接地端回路的電感量。盡量在PCB的頂層和底層大面積鋪銅，這些措施對解決反彈都能起到積極有效的作用。要抑制反彈還有一個比較簡單的方法是選擇合適的位置放置去耦電容，必要時可選用高頻低阻抗電容，加 上適當的去耦電容

11、能有效地抑制電源和地線上的反彈噪聲。4、 DDR部分數據線等長控制地址和控制信號是內存模塊中變化最慢的一類信號，地址信號主要有 A0A12 ，控制信號有BA0 、 BA1 、CAS、RAS、RS、WE 等，一個基本的地址 /控制線的設計經驗就是： 保持結構平衡。 即如果兩邊負載相同，則保證分岔的枝干走線等長；如果兩邊負載不等，一 般則通過延長輕負載一端的走線來達到近似平衡結構。地址信號最常見的設計是“T”形結構，既可以保證較好的信號質量，同時對布線空間的要求也比較少，是設計的首選方案，也 是規范中建議的結構。 其實這方面的要求在 SIGMAD ESIGN要參考資料里面已經說明了， 如下：圖 5

12、 CPU 布局示意圖圖 6 DDR 布線要求要想確保產品能長期穩定地工作，首先要可靠地傳輸各種信號，當DDR數據速率高達幾百 Mb/s 時，數據窗口非常短，使得 PCB布局和布線成為新的挑戰，若設計不合理將會破壞信號完整性，使數據、地址 和控制信號產生畸變或定時錯誤，嚴重時將導致系統誤工作甚至崩潰。3）元器件的選用2. 機器的結構設計 - 這點對專業一點的用戶不難， 只要打開機箱， 就可觀察一二。 （ 待 續）機器的軟件設計 - 這是用戶最容易看到和體會到的， （ 待續 ）隨后我會列出一些關鍵性的原始資料幫助大家理解和求證；而且會公布宇脈科技 （TOMACRO ）的關鍵設計，當然也希望各廠家能夠實事求是，向用戶明示影響機器穩定 性的關鍵設計，或跟貼確認，只有這樣才能讓消費者消費得更明白。以下無正文僅供個人用于學習、研究；不得用于商業用途 , , .For personal use only in study and research; not f