1、精選優質文檔-傾情為你奉上精選優質文檔-傾情為你奉上專心-專注-專業專心-專注-專業精選優質文檔-傾情為你奉上專心-專注-專業16進制計數器的電路設計及版圖實現摘 要集成電路設計技術是現在信息時代的關鍵技術之一，當今的超大規模集成電路（VLSL）設計也已經離不開計算機輔助（CAD）。Tanner就是CAD軟件的一種，它是由Tanner Research公司開發的基于windows平臺的用于集成電路設計的工具軟件，該軟件功能強大，從電路設計、分析模擬到電路布局都可實現。本設計就是基于tanner軟件實現十六進制計數器的電路圖設計及版圖繪制。根據電路的邏輯功能可知，十六進制計數即從0000一直計數

2、到1111，這里我選用通過四片D觸發器級聯實現，每輸入一個CP脈沖，D觸發器就翻轉一次，如果觸發器初始狀態為0，在輸入第一CP脈沖的時候，第一級觸發器置1，后面幾級觸發器還保持在0狀態，得到0001；在第二個CP脈沖上升沿時，觸發器觸發，第二級觸發器置1，其他的觸發器置0，得到0010，依次類推，從而完成00001111 十六位計數。本設計正是利用tanner做出D觸發器子模塊并級聯成完整電路，然后繪制版圖并仿真，驗證結果與預期相同。關鍵詞：CAD；TANNER；D觸發器；16進制計數器Circuit Design and Layout Implementation of Hexadecima

3、l CounterAbstractIC design technology is now one of the key technologies of the information age, todays ultra-large scale integrated circuit (VLSL) has been inseparable from computer-aided design (CAD). Tanner is a CAD software, which is developed by the Tanner Research windows-based platform for in

4、tegrated circuit design tool software, which is powerful, the circuit design, analysis, simulation of the circuit layout can be realized. This design is based on the software tanner to implement hexadecimal counter circuit design and layout drawing. According to the function of logic circuit shows t

5、hat hexadecimal counting is counted from 0000 to 1111 , and here I cascad four D flip-flop, D flip-flop will toggle each time once your put the CP pulse , if the initial trigger state is 0, then, the first level trigger is set to 1 after input of the first CP pulse, and other trigger remained at 0 s

6、tate, to be 0001; in the second CP pulse rising edge ,flip-flop will be triggered, the second flip-flop is set to 1, the other flip-flop is set to 0, to get 0010, and so on, thus completing the 0000 to 1111 sixteen counts. This design is using tanner to make a D flip-flop circuit module and cascade

7、into a complete circuit， and then draw the layout and simulation, verification results as expected.Key Words：CAD, TANNER, D flip-flop, hexadecimal counter目 錄TOC o 1-3 h u TOC o 1-3 h z u 1 緒論1.1 課題的意義及研究狀況上世紀五十年代初電子計數器問世，發展到現在,已經有了質的飛越，各方面的性能不斷完善，功能不斷增多，自動化程度越來越高，早已改變了早期只能用于測量頻率或計數的概念而滲透到各個測量技術領域中，成

8、為高端科學研究、電子通訊、智能導航以及一些高精密計量不可缺少的設備1。電子計數器也經歷了電子管、晶體管、集成電路三個發展階段。在數字系統中計數器是使用最為廣泛的基本邏輯組件，計數器在數字中不僅可以計算數字脈沖個數，還可以用于定時，廣泛應用于電子時鐘，搶答器，交通燈等電路中。可以說，計數器的存在讓生活中許多方面變得更加智能。通過本次設計，可以鍛煉我們的邏輯思維和電路處理能力，更加明確的了解了由集成觸發器構成的計數器電路及其工作原理，并且掌握了常用中規模集成電路計數器及其應用方法。1.2 課題研究方法和研究內容研究方法：通過Tanner EDA對其進行電路圖和版圖的繪制，并進行仿真，設計構思如圖1

9、-1所示。圖1-1 十六進制計數器的構思圖十六進制計數器本身就是種時序邏輯計數電路，所以得用到觸發器，這里我選擇用D觸發器構成T觸發器，由T觸發器的特性，每輸入一個cp脈沖觸發器就翻轉一次。如果我們使觸發器初始狀態為0，再逐個輸入CP脈沖時，那么其輸出狀態就會在0-1-0-1不斷變化，這時觸發器工作在計數狀態。一個觸發器能表示一位二進制數的兩種狀態，N個觸發器能表示N位二進制數的2的N次方個狀態，而十六進制計數器又可以說成四位二進制計數器1。這樣就需要4個T觸發器。所以先得用Tanner EDA畫出D觸發器構成T觸發器作為調用的子模塊，D觸發器由6個三輸入與非門組成，因而在這之前得用CMOS管

10、和PMOS管組成所需要的與非門作為次級模塊，然后再逐級調用，串聯四個T觸發器完成頂層文件。其中S、R端為使能端，要想使其從0000計數到1111，需要使S=1，一直處于高電平。R端在第一個脈沖沿處于低電平，即R=0，在之后的周期中都處于高電平，R=1。再根據電路圖畫出對應的版圖，并對頂層文件進行仿真。2 軟件簡介2.1 IC CAD技術CAD是一款可視化的計算機輔助設計，很多操作和指令都可以經過工具按鈕和菜單選項等多種方式實現。并且擁有豐富的繪圖和繪圖輔助功能，由于電腦可以輕松的完成從草圖到工作圖的繁重工作，所以設計人員通常只需要用草圖開始設計，其他均能交給計算機完成。它的、菜單設計、對話框、

11、圖形打開預覽、信息交換、文本編輯、和圖形的輸出預覽為用戶的繪圖帶來很大方便。我們知道IC CAD是CAD中的一種，是集成電路CAD的縮寫。隨著時代的發展，人類科學文明的提高，技術水平和工藝的有了長足的進步，集成電路集成度越來越趨于超級化，IC CAD變得越來越重要。集成電路CAD主要包括工藝模擬、器件模擬、電路模擬、時序或邏輯模擬、版圖的設計和驗證等幾個方面，作為能夠進行IC全程設計的全線產品，還應包括系統和功能的電路級的設計和仿真，可以采用硬件描述語言進行描述和綜合3。IC CAD全線產品的代表有基于workstation平臺的Candence和基于PC平臺的Tanner PRO設計軟件。2

12、.2 Tanner軟件Tanner Research公司基于Windows平臺開發了一款用于集成電路設計的實。用性很強的工具軟件，它就是我們熟知的Tanner。這款軟件作用十分強大，功能也很齊全，操作簡單即學即用，它包含有S-Edit，T-Spice，W-Edit，L-Edit與LVS四個軟件，每個軟件都可單獨使用。從基本的電路圖設計、分析模擬數據到電路圖的版圖布局一應俱全，可見其功能還是十分齊全的。值得一提的是目前L-Edit版圖編輯器在國內應用廣泛，并且具享有很高的知名度。L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設計和驗證的高性能模塊，具有高效率，交互式等特點，強

13、大而且完善的功能包括從IC設計到輸出，以及最后的加工服務，完全可以媲美百萬美元級的IC設計軟件。L-Edit Pro包含IC設計(Layout Editor)、自動布線系統(Standard Cell Place & Route)、線上設計規則檢查器（DRC）、組件特性提取器（Device Extractor）、設計布局與電路netlist的(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設計與驗證解決方案。L-Edit Pro用他齊全的功能和簡單、快速、精確的設計系統為每個IC設計者和生產商提供這巨大的方便。首先用S-Edit編輯要設計電路的電路

14、圖，再將該電路圖輸出成Spice文件。接著利用T-Spice將電路圖模擬并輸出成Spice文件，設置參數輸入電平，然后運行，通過W-Edit觀看輸出波形4。如果模擬結果有錯誤，再回到S-Edit檢查電路圖，如果T-Spice無錯誤，則用L-Edit對照電路圖進行版圖設計。繪制完版圖后要以DRC功能作設計規則檢查，若無違反設計規則，再將版圖進行修改直到設計規則檢查無誤為止。將驗證過的版圖轉化成Spice文件，在利用T-Spice模擬，若有錯誤，再回到L-Edit修改版圖。最后利用LVS將電路圖輸出的Spice文件與版圖轉化的Spice文件進行對比，若對比結果不相等，則回去修改L-Edit或S-E

15、dit的圖。直到驗證無錯誤后，將L-Edit設計好的版圖輸出成GDSII文件類型，再交由工廠去制作半導體過程中需要的光罩。其設計流程見圖2-1。圖2-1 tanner設計流程圖3 十六進制計數器的的設計及仿真3.1 三輸入與非門的設計1.三輸入與非門的邏輯表達式： (3-1)由三輸入與非門的邏輯表達式我們可以看出當A、B、C同時輸入高電平時，輸出才為低電平，其他都為低電平，由此我們可以檢查我們電路圖和版圖的輸出波形是否正確，從而判斷我們的設計是否正確。2.真值表如表3-1所示。ABCY00010011010101111001101111011110表3-1 三輸入與非門真值表3.根據三輸入與非

16、門的邏輯表達式和真值表可知，用三個PMOS并聯和三個NMOS串聯就可以做出三輸入與非門電路，圖3-1為其電路圖5。圖3-1 三輸入與非門電路圖根據上面的電路圖畫出三輸入與非門對應的符號圖如圖3-2所示。圖3-2 三輸入與非門符號圖4.需要在三輸入與非門T-Spice文件中增加的語句為圖3-3。圖3-3 T-Spice文件5.在T-spice文件中，將A，B，C選擇輸入脈沖信號，并分別設置其周期為10ns，20ns，40ns，脈沖截取到200ns。得到三輸入與非門波形圖3-4。 圖3-4 三輸入與非門波形圖6.根據三輸入與非門的電路圖來繪制版圖3-5。 圖3-5 三輸入與非門版圖7.將三輸入與非

17、門的T-spice文件進行lvs對比的結果如下圖3-6。 圖3-6 LVS對比圖3.2 T觸發器的實現在數字電路中，T觸發器在脈沖控制下，當T=0時能保持狀態不變，T=1時一定翻轉的電路6。這里我們通過把D觸發器的p端與D端相連構成T觸發器。以下是D觸發器的模塊制作和仿真。3.2.1 D觸發器電路圖設計1.D觸發器的特性方程： (3-1)2.D觸發器特征表3-2。DD 000010101111表3-2 D觸發器特性表3.D觸發器電路圖與符號圖D觸發器如下面所示，其中S,R端為使能端，也分別叫置1置0端，計數的時候需要讓S接高電平，R端在初始狀態接低電平，在下一個脈沖以至后來的周期內都接高電平，

18、這可以通過從T-spice中輸入線性信號實現6。CP為時鐘觸發端，Q，P為正反兩個輸出。由于這種觸發器在工作中具有維持、阻塞特性，所以又稱為維持阻塞觸發器，電路圖如圖3-7所示。圖3-7 D觸發器電路圖圖3-8是D觸發器符號圖。圖3-8 D觸發器的符號圖4.需要加入D觸發器仿真的T-Spice文件數據如圖3-9所示。圖3-9 T-Spice文件5.D觸發器仿真波形如圖3-10所示。圖3-10 D觸發器的波形圖由所得波形可知，電路邏輯功能滿足要求。3.2.2 D觸發器版圖繪制按照D觸發器的電路，得出D觸發器版圖如圖3-11所示8。圖3-11 D觸發器的版圖上面版圖的輸出波形如下圖3-12所示。圖

19、3-12 D觸發器版圖波形圖3.2.3 LVS對比D觸發器的電路圖和版圖T-spice文件對比圖如圖3-13。圖3-13 D觸發器LVS對比圖3.3 頂層電路設計3.3.1 十六進制計數器電路圖的實現首先是將每個D觸發器的P端與D端相連，構成T觸發器，然后按照之前的構思連接電路，計數器的計數脈沖輸入端為CP，全部清0端為R，全部置1端為S，輸出端由低位到高為分別為Q0、Q1、Q2、Q3。電路截圖3-149。圖3-14 十六進制計數器電路圖下面進行十六進制計數器仿真，CP輸入單位時間脈沖，R在第一個時鐘脈沖置0，在以后的周期內都置高電平1，S在所有的時鐘周期內都置1，然后仿真。其仿真波形截圖如圖

20、3-15。圖3-15 十六進制計數器的波形圖其T-Spice文件添加的數據如圖3-16所示。圖3-16 T-Spice文件4.3.2 十六進制計數器版圖繪制調用事先畫好的D觸發器，按照對應的電路圖連接版圖，其中連接線用mental1或者mental2，同種材料之間如果不需要連通則不能交叉繪制，不同材料之間交叉不會連通，若要連通則需打孔。其版圖如圖3-17所示。圖3-17 十六進制計數器的版圖圖3-18是十六進制計數器的版圖仿真的波形。圖3-18 十六進制計數器的版圖波形圖3.3.3 LVS對比打開LVS軟件并新建一個LVS SETUP，按照前面所述的步驟設置參數，并打開電路圖和版圖所生成的sp

21、ice文件執行對比，根據對比顯示結果修改SPICE文件并調試，得到最終的對比結果如圖3-19。圖3-19 十六進制計數器的LVS對比圖經驗證，十六進制計數器的版圖基本實現，電路功能正常，設計完成。4 結論本設計是做十六進制計數器，運用四個D觸發器，連接其D端與P端，組成T觸發器再級聯而成。經驗證，本電路可以完成從0000-1111計數，從而十六進制計數得以實現10。設計難點在于版圖的繪制，由于要用到四個D觸發器，而每一個觸發器有6個與非門，所以做出版圖的時候變得異常龐大，而且在有限的空間內連接線容易交叉。在設計過程中，充分運用了平時所學的知識，鍛煉了自己的邏輯電路分析能力，電路圖和版圖的繪畫能力，在CAD設計的同時，也讓自己熟悉了對Tanner EDA軟件的操作，并且在設計過程中，也對數字電路，模擬電路做了全面復習，獨立思考的能力也有了提高。參考文獻1 潘松，黃繼業.EAD技術與VHDLM .北京:清華大學出版社.2005:782 康華光，鄒壽彬，秦臻.電子技術基礎（數字部分）第五版M.北京:高等教育出版社.2006:54.3 李冰.集成電路C