1、第八章第八章 多通道緩沖串口多通道緩沖串口(McBSP) 第八章第八章 多通道緩沖串口多通道緩沖串口(McBSP)8.1 信號接口信號接口 8.2 控制寄存器控制寄存器8.3 時鐘和幀同步信號時鐘和幀同步信號 8.4 標準模式傳輸操作標準模式傳輸操作 8.7 SPI接口接口 8.1 信號接口信號接口McBSP是是多通道緩沖串口多通道緩沖串口(Multi-channel Buffered Serial Port)RSR-數據接收移位寄存器數據接收移位寄存器RBR-數據接收緩沖寄存器數據接收緩沖寄存器DRR-數據接收寄存器數據接收寄存器DXR-數據發送寄存器數據發送寄存器XSR-數據發送移位寄存器

2、數據發送移位寄存器引腳引腳輸入輸出狀態輸入輸出狀態說明說明CLKRI/O/Z接收時鐘接收時鐘CLKXI/O/Z發送時鐘發送時鐘CLKSI外部時鐘外部時鐘DRI接收串行數據接收串行數據DXO/Z發送串行數據發送串行數據FSRI/O/Z接收幀同步接收幀同步FSXI/O/Z發送幀同步發送幀同步8.1 信號接口信號接口CPU或或EDMA控制器向數據發送寄存器控制器向數據發送寄存器(DXR)寫寫入待發送的數據，從數據接收寄存器入待發送的數據，從數據接收寄存器(DRR)讀取讀取接收到的數據。接收到的數據。McBSP的接收操作采取的接收操作采取3級緩存方式，數據到達級緩存方式，數據到達DR管腳后移位進入管腳

3、后移位進入RSR。一旦整個數據單元。一旦整個數據單元(8位、位、12位、位、16位、位、20位、位、24位或位或32位位)接收完畢，接收完畢，若若RBR寄存器為空，則寄存器為空，則RSR將數據復制到將數據復制到RBR中。如果中。如果DRR中舊的數據已經被中舊的數據已經被CPU或或EDMA控控制器讀走，則制器讀走，則RBR進一步將新的數據復制到進一步將新的數據復制到DRR中。中。發送操作采取發送操作采取2級緩存方式，發送數據首先由級緩存方式，發送數據首先由CPU或或EDMA控制器寫入控制器寫入DXR。如果。如果XSR寄存器寄存器為空，則為空，則DXR中的值被復制到中的值被復制到XSR準備移位輸出

4、；準備移位輸出；否則，否則，DXR會等待會等待XSR中舊數據的最后中舊數據的最后1位被移位被移位輸出到位輸出到DX管腳后，才將數據復制到管腳后，才將數據復制到XSR中。中。這種多級緩沖結構使片內的數據讀寫和外部的數這種多級緩沖結構使片內的數據讀寫和外部的數據通信可以同時進行。據通信可以同時進行。EDMA事件的觸發，事件的觸發，PaRAM的設置的設置McBSP 術語術語 u位位(Bit)：位是串行數據流中的最小組成部分。每個位的開始和結束都是用：位是串行數據流中的最小組成部分。每個位的開始和結束都是用一個串行時鐘的邊沿作為標志。一個串行時鐘的邊沿作為標志。u字字(Word)：字是一組位，它組成了

5、在：字是一組位，它組成了在DSP和外部器件之間傳輸的數據。和外部器件之間傳輸的數據。 u單元單元(Slot)：一個單元包括組成字的那些位。有時為了將字填充到對于：一個單元包括組成字的那些位。有時為了將字填充到對于DSP和外部器件接口來說合適的位數，單元也包括那些用來填充字的附加位。和外部器件接口來說合適的位數，單元也包括那些用來填充字的附加位。u幀幀(Frame)：一幀可以包括一個或多個單元，這由具體協議確定：一幀可以包括一個或多個單元，這由具體協議確定8.2 控制寄存器控制寄存器縮縮 寫寫McBSP寄存器名寄存器名RSR接收移位寄存器接收移位寄存器RBR接收緩沖寄存器接收緩沖寄存器DRR數據

6、接收寄存器數據接收寄存器XSR發送移位寄存器發送移位寄存器DXR數據發送寄存器數據發送寄存器SPCR串口控制寄存器串口控制寄存器RCR接收控制寄存器接收控制寄存器XCR發送控制寄存器發送控制寄存器SRGR采樣率發生器寄存器采樣率發生器寄存器PCR管腳控制寄存器管腳控制寄存器MCR多通道控制寄存器多通道控制寄存器RCER接收通道使能寄存器接收通道使能寄存器XCER發送通道使能寄存器發送通道使能寄存器串口控制寄存器串口控制寄存器(SPCR)8.2 控制寄存器控制寄存器8.2 控制寄存器控制寄存器接收控制寄存器接收控制寄存器(RCR)發送控制寄存器發送控制寄存器(XCR)8.2 控制寄存器控制寄存器

7、采樣率發生器寄存器采樣率發生器寄存器(SRGR)管腳控制寄存器管腳控制寄存器(PCR)8.3 時鐘和幀同步信號時鐘和幀同步信號時鐘時鐘CLKR/CLKX是接收發送串行數據流的同步時鐘，幀同步信號是接收發送串行數據流的同步時鐘，幀同步信號FSR和和FSX則定義了一則定義了一批數據傳輸的開始。批數據傳輸的開始。McBSP的數據時鐘以及幀同步信號可以設置的參數包括：的數據時鐘以及幀同步信號可以設置的參數包括：uFSR、FSX、CLKX和和CLKR的極性的極性u選擇單相幀或二相幀選擇單相幀或二相幀u定義每相中數據單元的個數定義每相中數據單元的個數u定義每相中個數據單元的位數定義每相中個數據單元的位數u

8、幀同步信號是否觸發開始新的串行數據流幀同步信號是否觸發開始新的串行數據流u幀同步信號與第個數據位之間的延遲，可以是幀同步信號與第個數據位之間的延遲，可以是0位、位、1位或位或2位延遲位延遲u接收數據的左右調整，進行符號擴展或是填充接收數據的左右調整，進行符號擴展或是填充01. 采樣率發生器采樣率發生器uCLKG頻率頻率 = 輸入時鐘的頻率輸入時鐘的頻率(CLKGDV+1)uFPER和和FWID位分別控制幀脈沖的周期和脈沖寬度位分別控制幀脈沖的周期和脈沖寬度 2. 幀同步和時鐘信號的有效邏輯幀同步和時鐘信號的有效邏輯/邊沿邊沿u可以通過可以通過PCR寄存器的寄存器的FS(R/X)M位設置幀同步脈

9、位設置幀同步脈沖由內部采樣率發生器輸出或是由外部輸入；沖由內部采樣率發生器輸出或是由外部輸入；u通過通過PCR中的中的CLK(R/X)M位選擇收發時鐘信號是位選擇收發時鐘信號是外部輸入還是輸出。外部輸入還是輸出。3. 幀同步信號幀同步信號u幀同步有效表示幀同步有效表示1幀串行數據傳輸的開始幀串行數據傳輸的開始 u幀可以包括幀可以包括2個相位個相位 u相位中的數據單元個數定義為相位中的數據單元個數定義為 (R/X)FRLEN(1/2)+1 u數據單元的位數如表所示數據單元的位數如表所示 例子中參數設置為例子中參數設置為(R/X)FRLEN1=0000001b，(R/X)FRLEN2=000001

10、0b，(R/X)WDLEN1=001b，(R/X)WDLEN2=000b 雙相幀雙相幀(Dual-Phase Frame)的例子的例子(R/X)WDLEN(1/2)數據單元的字長數據單元的字長(位位)00080011201016011201002410132其他其他保留保留3. 幀同步信號幀同步信號4個個8位數據單元的單相幀傳輸例子：位數據單元的單相幀傳輸例子：u(R/X)PHASE=0，表示單相幀，表示單相幀u(R/X)FRLEN1=0000011b，表示每幀，表示每幀4個個數據單元數據單元u(R/X)WDLEN1=000b，表示數據字長，表示數據字長8位位1個個32位數據單元的單相幀傳輸例

11、子：位數據單元的單相幀傳輸例子：u(R/X)PHASE0，表示單相幀，表示單相幀u(R/X)FRLEN10b，表示每幀中含，表示每幀中含1個數個數據單元據單元u(R/X)WDLEN1=101b，表示數據單元字，表示數據單元字長長32 位位4. 數據延遲數據延遲收收/發控制寄存器中的發控制寄存器中的RDATDLY位和位和XDATDLY位可分別設置位可分別設置接收和發送的數據延遲，延遲范圍可以是接收和發送的數據延遲，延遲范圍可以是02個傳輸時鐘周個傳輸時鐘周期，一般是在其后的第期，一般是在其后的第1個時鐘周期啟動該幀的數據傳輸個時鐘周期啟動該幀的數據傳輸 8.4 標準模式傳輸操作標準模式傳輸操作下

12、面的討論中，假設串口的設置為：下面的討論中，假設串口的設置為：u(R/X) PHASE0，單相幀，單相幀u(R/X) FRLEN10b，每幀一個數據單元，每幀一個數據單元u(R/X) WDLEN1=000b，數據單元字長，數據單元字長8位位u(R/X) FRLEN2和和(R/X) WDLEN2字段無效，可以設為任意值字段無效，可以設為任意值uCLK(R/X)P=0，時鐘下降沿處接收數據，上升沿處發送數，時鐘下降沿處接收數據，上升沿處發送數uFS(R/X)P=0，幀同步信號高有效，幀同步信號高有效u(R/X)DATDLY=01b，1位數據延遲位數據延遲數據的接收數據的接收(FSR)有效后，有效后

13、，DR管腳上的數據在經過一定的數據延遲后依次移管腳上的數據在經過一定的數據延遲后依次移位進入位進入(RSR)。若。若RBR為空，則在每個數據單元接收的末尾，為空，則在每個數據單元接收的末尾，CLRK時鐘上升沿處，時鐘上升沿處，RSR中的內容會被復制到中的內容會被復制到RBR中。這一個中。這一個復制操作會在下一個時鐘下降沿處觸發狀態位復制操作會在下一個時鐘下降沿處觸發狀態位RRDY置置1，標志，標志接收數據寄存器接收數據寄存器(DRR)已準備好，已準備好，CPU或或DMA控制器可以讀取控制器可以讀取數據。當數據被讀走后，數據。當數據被讀走后，RRDY自動變無效。自動變無效。 數據的發送數據的發送

14、(FSX)有效后，有效后，(XSR)中的數據經過一定的數據延遲，開始依次中的數據經過一定的數據延遲，開始依次移位輸出到移位輸出到DX管腳上。在每個數據單元發送的末尾，管腳上。在每個數據單元發送的末尾，CLRK時時鐘上升沿處，如果鐘上升沿處，如果DXR中已經準備好新的數據，中已經準備好新的數據，DXR中的新數中的新數據會自動復制到據會自動復制到XSR中。中。DXR-XSR復制操作會在下一個復制操作會在下一個CLKX下降沿處激活下降沿處激活XRDY位，表示可以向發送數據寄存器位，表示可以向發送數據寄存器(DXR)寫入寫入新的數據。新的數據。CPU或或DMA控制器寫入數據后，控制器寫入數據后，XRD

15、Y變為無效。變為無效。 幀信號的最高頻率幀信號的最高頻率u幀頻率幀頻率=傳輸時鐘頻率幀同步信號之間的傳輸時鐘周期數傳輸時鐘頻率幀同步信號之間的傳輸時鐘周期數u最大幀頻率最大幀頻率=傳輸時鐘頻率每幀數據的位數傳輸時鐘頻率每幀數據的位數忽略幀同步的傳輸忽略幀同步的傳輸u(R/X) FIG=0時數時數據單元據單元B被多余的幀被多余的幀同步信號中斷的例子同步信號中斷的例子 u(R/X) FIG=1時時McSBP忽略多余的忽略多余的幀同步信號的操作幀同步信號的操作 忽略幀同步的傳輸忽略幀同步的傳輸利用利用(R/X) FIG位設置，進行數據打包位設置，進行數據打包(Data Packing)多通道傳輸接口

16、多通道傳輸接口1幀串行數據流也可看成是幀串行數據流也可看成是1組時分復用的數據傳輸通道，組時分復用的數據傳輸通道，“數數據單元據單元”就等同于就等同于“數據通道數據通道” (a) XMCM=00b，多通道操作被禁止。發送的，多通道操作被禁止。發送的4個數據單元都經個數據單元都經過了過了“寫入寫入DXR”，和，和“DXR-XSR拷貝拷貝”階段，最后出現在階段，最后出現在DX管腳上管腳上 多通道傳輸接口多通道傳輸接口(b) XMCM=01b，使能多通道工作模式。首先禁止并屏蔽所，使能多通道工作模式。首先禁止并屏蔽所有數據單元的發送輸出。有數據單元的發送輸出。XPABLK選擇選擇A組子幀中的組子幀中

17、的0號子幀，號子幀，然后由然后由XCER使能該子幀中的第使能該子幀中的第1、3號數據通道進行發送。只號數據通道進行發送。只有被選擇并使能的通道，其對應數據有被選擇并使能的通道，其對應數據(E1，E3)才會進行才會進行DXR-XSR拷貝，并出現在拷貝，并出現在DX管腳上管腳上 多通道傳輸接口多通道傳輸接口(c) XMCM=10b，使能多通道工作模式。所有的通道都被使能，使能多通道工作模式。所有的通道都被使能發送數據，因此可以看到發送數據，因此可以看到E0E3都完成了都完成了“寫入寫入DXR”“DXR-XSR拷貝拷貝”操作，但是只有操作，但是只有XPABLK和和XCER位選擇的通道的位選擇的通道的

18、數據數據(E1和和E3)才會真正出現在才會真正出現在DX管腳上，其余通道數據的輸管腳上，其余通道數據的輸出均被屏蔽出均被屏蔽 多通道傳輸接口多通道傳輸接口(d) XMCM=11b，使能多通道工作模式。首先禁止并屏蔽所有，使能多通道工作模式。首先禁止并屏蔽所有數據單元的發送輸出，進入對稱收發模式。對稱收發模式是指數據單元的發送輸出，進入對稱收發模式。對稱收發模式是指設備的收發操作在同一個子幀位置執行。此時由設備的收發操作在同一個子幀位置執行。此時由RPABLK統一統一選擇發送和接收需要的子幀，選擇發送和接收需要的子幀，XPABLK字段的設置值不再有效字段的設置值不再有效 8.7 SPI 接口接口

19、串行協議接口串行協議接口(Series Protocol Interface)定義了主定義了主/從兩種模從兩種模式，包括式，包括4根信號線根信號線u串行數據輸入串行數據輸入(MISO，主設備輸入或從設備輸出，主設備輸入或從設備輸出)u串行數據輸出串行數據輸出(MOSI，主設備輸出或從設備輸入，主設備輸出或從設備輸入)u移位時鐘移位時鐘(SCK)u從設備使能從設備使能(SS) SPI接口的最大特點是由主設備時鐘信號的出現與否界定主接口的最大特點是由主設備時鐘信號的出現與否界定主/從從設備間的通信設備間的通信 McBSP的數據同步時鐘具有停止控制選項，因此可以與的數據同步時鐘具有停止控制選項，因此

20、可以與SPI協協議兼容議兼容 SPI 接口時鐘工作模式接口時鐘工作模式 CLKSTP=10b時的時的SPI傳輸傳輸 CLKSTP=11b時的時的SPI傳輸傳輸 CLKSTP(SPCR)CLKXP(PCR)時鐘工作模式時鐘工作模式0 xx禁止時鐘停止模式，使能為非禁止時鐘停止模式，使能為非SPI模式模式100傳輸無效期間時鐘為低，沒有延遲。傳輸無效期間時鐘為低，沒有延遲。McBSP在在CLKX上升沿發送數據，在上升沿發送數據，在CLKX的的下降沿接收數據下降沿接收數據110傳輸無效期間時鐘為低，有延遲。傳輸無效期間時鐘為低，有延遲。McBSP在在CLKX上升沿前半個周期發送數據，在上升沿前半個周

21、期發送數據，在CLKX的上升沿接收數據的上升沿接收數據101傳輸無效期間時鐘為高，沒有延遲。傳輸無效期間時鐘為高，沒有延遲。McBSP在在CLKX下降沿發送數據，在下降沿發送數據，在CLKX的的上升沿接收數據上升沿接收數據111傳輸無效期間時鐘為高，有延遲。傳輸無效期間時鐘為高，有延遲。McBSP在在CLKX下降沿前半個周期發送數據，在下降沿前半個周期發送數據，在CLKX的下降沿接收數據的下降沿接收數據CLKSTP=10，CLKXP=0CLKSTP=10，CLKXP=1CLKSTP=11，CLKXP=0CLKSTP=11，CLKXP=1CLKGDV=250，時鐘周期，時鐘周期=40ns*250=10us，(CPU/2)=25MHzMcBSP作為作為SPI主控端主控端(Master)由于由于McBSP產生產生CLKX和和FSX信號輸出，因此需設置信號輸出，因此需設置CLKXM= FSXM = 1。此外，還需要設置。此外，還需要設置SRGR寄存器中的寄存器中的FSMG=0，即每次進行，即每次進行DXR到到XSR的拷貝操作時要產生的拷貝操作時要產生FSX信號信號 McBSP作為作為SPI從屬端從屬端(Slave) 當當McBSP作為作為SPI從設備時，由外部主設備產生接口時鐘和從設備時，由外部主設備產生接口時鐘和從設備使能信號。