1、第第五五章章 存存儲儲器器系系統統5.1 存儲器件的分類存儲器件的分類（掌握）（掌握） 按存儲介質分類按讀寫策略分類5.2 半導體存儲芯片的基本結構與性能指標半導體存儲芯片的基本結構與性能指標（掌握）（掌握） 隨機存取存儲器只讀存儲器存儲器芯片的性能指標5.3 存儲系統的層次結構存儲系統的層次結構（掌握）（掌握） P40-P41, P156存儲系統的分層管理虛擬存儲器與地址映射現代計算機的多層次存儲體系5.4 主存儲器設計技術主存儲器設計技術（掌握）（掌握） 存儲芯片選型存儲芯片的組織形式地址譯碼技術存儲器接口設計設計 5.1.1 存儲介質分類（價格、容量、速度）存儲介質分類（價格、容量、速度

2、）雙極型雙極型TTL： MOS型型掩膜掩膜ROM 一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM 電可擦除電可擦除E2PROM 快閃存儲器快閃存儲器FLASH易失性易失性 存儲器存儲器RAM非易失非易失性存儲性存儲器器NVM靜態靜態SRAM：動態動態DRAM：存取速度快，但集成度低，一般用存取速度快，但集成度低，一般用于大型計算機或高速微機的于大型計算機或高速微機的Cache；速度較快，集成度較低，一速度較快，集成度較低，一般用于對速度要求高、而容般用于對速度要求高、而容量不大的場合（量不大的場合（Cache）。）。集成度較高但存取速度較低，集成度較高但存取速度較低，一般用

3、于需較大容量的場合一般用于需較大容量的場合(主存主存): DDR, DR, CDRAM。半導體半導體存儲器存儲器磁介質存儲器磁介質存儲器 磁帶磁帶、軟磁盤、硬磁盤（軟磁盤、硬磁盤（ DA、RAID）光介質存儲器光介質存儲器 只讀型、一次寫入型、多次寫入型只讀型、一次寫入型、多次寫入型 一一. 數據傳送方式數據傳送方式1.并行存儲器并行存儲器 (Parallel Memory)2.串行存儲器串行存儲器 (Serial Memory)：適用于便攜式設備：適用于便攜式設備二二. 數據存取數據存取(讀寫讀寫)順序順序 1.隨機存取（直接存取）隨機存取（直接存?。? cache和內存和內存可按地址隨機訪

4、問；可按地址隨機訪問；訪問時間與地址無關；訪問時間與地址無關；2.順序存取順序存取 - 磁帶磁帶先進先出先進先出(FIFO)的存儲原則的存儲原則隊列隊列(小容量順序存儲器，用于緩沖數據）小容量順序存儲器，用于緩沖數據）3.堆棧存儲堆棧存儲先進后出先進后出(FILO)/(FILO)/后進先出后進先出(LIFO)(LIFO)；向下生成和向上生成；向下生成和向上生成； 堆棧基地址寄存器堆?；刂芳拇嫫鱏SSS、堆棧指針、堆棧指針SPSP；5.1.2 讀寫策略分讀寫策略分類類3/42堆棧簡介堆棧簡介(P35、P139、P263）l堆棧的訪問方式是堆棧的訪問方式是“后進先出后進先出”l實現方法是在實現方

5、法是在內存中開辟一個存儲區域內存中開辟一個存儲區域，數據按順序存入（，數據按順序存入（“push”）這個區）這個區域之中。數據存入過程叫做域之中。數據存入過程叫做“壓棧壓棧”，堆棧指示器堆棧指示器SP指向最后壓入堆棧的數據指向最后壓入堆棧的數據所在的數據單元。在壓棧的過程中，每所在的數據單元。在壓棧的過程中，每壓入一個數據，就放在和前一個單元相壓入一個數據，就放在和前一個單元相連的后面一個單元中，堆棧指示器中的連的后面一個單元中，堆棧指示器中的地址自動加地址自動加N（N為數據單元長度）。讀為數據單元長度）。讀取這些數據時，按照取這些數據時，按照SP中的地址讀取數中的地址讀取數據，然后堆棧指示器

6、中的地址數自動減據，然后堆棧指示器中的地址數自動減 N。這個過程叫做。這個過程叫做“彈出彈出pop”。如此就。如此就實現了后進先出的原則。實現了后進先出的原則。 l函數的調用函數的調用在計算機中是用堆棧實現的在計算機中是用堆棧實現的1號球號球2號球號球3號球號球4號球號球5號球號球特點：1號球最先放入，最后取出； 5號球最后放入，最先取出；堆棧的生成方式堆棧的生成方式2022-5-25/545.2 半導體存儲器的基本結構和性能指標半導體存儲器的基本結構和性能指標l馮馮.諾依曼結構中的存儲器是指現代計算機中的主存諾依曼結構中的存儲器是指現代計算機中的主存,磁盤和磁盤和光盤屬于輸入輸出設備光盤屬于

7、輸入輸出設備lRAM常用于動態改變的數據或動態加載的程序常用于動態改變的數據或動態加載的程序,ROM常用常用于存儲程序代碼于存儲程序代碼(微碼微碼CPU), RAM和和ROM都是隨機訪問都是隨機訪問lRAM芯片內部包括存儲矩陣芯片內部包括存儲矩陣(存儲體存儲體)和片內讀寫控制電路和片內讀寫控制電路1.存儲矩陣由多個基本存儲單元組成存儲矩陣由多個基本存儲單元組成,每個基本單元用來存儲每個基本單元用來存儲1位的二位的二進制信息進制信息, 一般排列為矩陣方式一般排列為矩陣方式,其大小即容量其大小即容量2.片內控制電路包括片內地址譯碼片內控制電路包括片內地址譯碼, 片內數據緩沖器片內數據緩沖器, 片內

8、存儲邏輯控片內存儲邏輯控制制(存儲器訪問方法存儲器訪問方法)3.SRAM完全由晶體管實現完全由晶體管實現, 其基本存儲單元是雙穩態電路其基本存儲單元是雙穩態電路,存儲的信存儲的信息由雙穩態電路的邏輯狀態表征息由雙穩態電路的邏輯狀態表征4.DRAM使用晶體管和電容實現使用晶體管和電容實現, 存儲的信息由電容上的電位表征存儲的信息由電容上的電位表征, 電電量大于量大于50%表示表示”1”, 小于小于50%表示表示”0”5.2.1 靜態靜態RAM的六管基本存儲單元的六管基本存儲單元集成度低，但速度快，價格高，集成度低，但速度快，價格高，常用做常用做Cache。1.T1和和T2組成一個雙穩態組成一個雙

9、穩態觸發器，用于保存數據。觸發器，用于保存數據。T3和和T4為負載管。為負載管。2.如如A點為數據點為數據D，則，則B點點為數據為數據/D。T1T2ABT3T4+5VT5T63.行選擇線有效（高電行選擇線有效（高電 平）平）時，時，A 、B處的數據信處的數據信息通過門控管息通過門控管T5和和T6送送至至C、D點。點。行選擇線行選擇線CD列選擇線列選擇線T7T8I/OI/O4.列選擇線有效（高電列選擇線有效（高電 平）平）時，時，C 、D處的數據信處的數據信息通過門控管息通過門控管T7和和T8送送至芯片的數據引腳至芯片的數據引腳I/O。2022-5-27/54動態動態RAM的單管基本存儲單元的單

10、管基本存儲單元集成度高，但速度較慢，價集成度高，但速度較慢，價格低，一般用作主存。格低，一般用作主存。行選擇線行選擇線T1B存儲存儲電容電容CA列選列選擇線擇線T2I/O1. 電容上存有較多電荷時，表示電容上存有較多電荷時，表示存儲數據存儲數據A為邏輯為邏輯1；2. 行選擇線有效時，數據通過行選擇線有效時，數據通過T1送至送至B處；處；3. 列選擇線有效時，數據通過列選擇線有效時，數據通過T2送至芯片的數據引腳送至芯片的數據引腳I/O；4. 為防止存儲電容為防止存儲電容C放電導致數放電導致數據丟失，必須定時進行刷新；據丟失，必須定時進行刷新；5. 動態刷新時行選擇線有效，而動態刷新時行選擇線有

11、效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進行的。）進行的。）刷新放大器刷新放大器2022-5-28/54讀讀 寫寫 控控 制制 邏邏 輯輯R/WCE數數據據緩緩沖沖 器器（三（三 態態 雙雙 向）向）d0d1dN-1D0D1DN-1單譯碼單譯碼RAM芯片芯片的組成與結構的組成與結構1.該該RAM芯片外部共有地址線芯片外部共有地址線m 根，數據線根，數據線 N 根；根；2.該類芯片內部采用該類芯片內部采用單譯碼（字譯碼）單譯碼（字譯碼）方式，基本存儲單元排列成方式，基本存儲單元排列成M*N的的長方矩陣，且有長方矩陣，且有M=2m的關系成立；的關系成立；字線字線0字線字線M-10

12、,00,N-1M-1,0M-1,N-1地地址址譯譯碼碼器器a0a1aM-1A0A1Am-1地地址址寄寄存存器器D0DN-1位位線線0位位線線N-1存儲芯片容量標為存儲芯片容量標為“M*N”（bit）D0DN-1地址線地址線數據線數據線控制線控制線2022-5-29/54雙譯碼雙譯碼RAM芯片的組成與結構芯片的組成與結構1.該該RAM芯片外部共有地址線芯片外部共有地址線 2n 根，數據線根，數據線 1 根；根；2.該類芯片內部一般采用該類芯片內部一般采用雙譯碼（復合譯碼、重合選擇）雙譯碼（復合譯碼、重合選擇）方式，基本存儲單方式，基本存儲單元排列成元排列成N*N 的正方矩陣，且有的正方矩陣，且有

13、N =2n , M = N * N = 22n 的關系成立；的關系成立；0,00,N-1N-1,0N-1,N-1D0D0DN-1DN-1Y0YN-1Y 地地 址址 譯譯 碼碼 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址譯譯碼碼器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD數數據據緩緩沖沖 器器（三（三 態態 雙雙 向）向）D0讀寫控制讀寫控制存儲芯片容量標為存儲芯片容量標為“M*1”（bit）數據線數據線控制線控制線地址線地址線2022-5-210/54靜態靜態RAM芯片的引腳特性芯片的引腳特性 6264 VCC WE CE2 A8 A9 A11 OE

14、 A10 CE1 I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND A0A12 I/O0I/O12 CE1 CE2 WE OE 地址線 雙向數據線 片選線1 片選線2 寫允許線 讀允許線 從三總線的角度看：從三總線的角度看：1. 地址線數目地址線數目A、數據、數據線數目線數目D與芯片容量與芯片容量（MN）直接相關：）直接相關：2A=MD=N2. 控

15、制信號應包括：控制信號應包括：片選信號和讀片選信號和讀/寫信號寫信號所以，所以，6264容量：容量： 21388K8=64Kbit可見可見6264為為RAM芯片芯片711/422022-5-211/54 產品出廠時存的全是產品出廠時存的全是1或或0，用戶可一次性寫入用戶可一次性寫入(將將熔絲將將熔絲燒斷燒斷)，即把某些位翻轉。但，即把某些位翻轉。但只能只能一次編程寫，多次讀取一次編程寫，多次讀取。 存儲單元多采用存儲單元多采用熔絲熔絲低熔點金屬或多晶硅。寫入低熔點金屬或多晶硅。寫入時設法在熔絲上通入較大的時設法在熔絲上通入較大的電流將熔絲燒斷。電流將熔絲燒斷。編程時編程時VCC和和字線電壓提高

16、字線電壓提高5.2.2 可編程只讀存儲器可編程只讀存儲器PROM2022-5-212 /54紫外線可擦除紫外線可擦除ROM (UVEPROM) 擦除：用紫外線或擦除：用紫外線或X射線射線擦除。需擦除。需2030分鐘。分鐘。 缺點：需要兩個缺點：需要兩個MOS管；管；編程電壓偏高；編程電壓偏高；P溝道管的溝道管的開關速度低。開關速度低。 浮柵上電荷可長期保存浮柵上電荷可長期保存在在125環境溫度下，環境溫度下，70%的電荷能保存的電荷能保存10年以上。年以上。2022-5-213/54寫入（寫寫入（寫0）擦除（寫擦除（寫1）讀出讀出 特點：擦除和寫入均利用隧道效應。特點：擦除和寫入均利用隧道效應

17、。 浮柵與漏區間的氧化物層極?。ǜ排c漏區間的氧化物層極薄（20納米以下），納米以下），稱為隧道區。當隧道區電場大于稱為隧道區。當隧道區電場大于107V/cm時隧道時隧道區雙向導通。區雙向導通。電可擦除的電可擦除的ROM(EEPROM)2022-5-214/54快閃存儲器快閃存儲器(Flash Memory) （1）寫入利用雪崩注入法。）寫入利用雪崩注入法。源極接地；漏極接源極接地；漏極接6V；控制；控制柵柵12V脈沖，寬脈沖，寬10 s。 （2）擦除用隧道效應。）擦除用隧道效應。控制柵接地；源極接控制柵接地；源極接12V脈脈沖，寬為沖，寬為100ms。因為片。因為片內所有疊柵管的源極都連內所

18、有疊柵管的源極都連在一起，所以一個脈沖就在一起，所以一個脈沖就可擦除全部單元。可擦除全部單元。 （3）讀出：源極接地，字線為）讀出：源極接地，字線為5V邏輯高電平。邏輯高電平。2022-5-215 /54可讀可寫，即有ROM的工作原理，也有RAM的讀寫特點5.2.3半導體存儲芯片的主要技術指標半導體存儲芯片的主要技術指標l存儲容量：存儲容量：M M * * N(bitN(bit) )l存取速度存取速度l功耗功耗l可靠性可靠性 存儲器帶寬存儲器帶寬l工作電源電壓、工作溫度范圍、可編程存儲器工作電源電壓、工作溫度范圍、可編程存儲器的編程次數的編程次數、成本、成本注意存儲器的容量以注意存儲器的容量以

19、字節（字節（B B）為單位，為單位，而存儲芯片的容量以而存儲芯片的容量以位（位（b b）為單位。為單位。 1. 1. 存取時間存取時間 2. 2. 存取周期存取周期 3. 3. 數據傳輸速率數據傳輸速率可用可用平均故障間隔時間平均故障間隔時間來衡量來衡量以以mWmW/ /芯片芯片或或W/W/單元單元為單位為單位2022-5-216/54存儲容量單位存儲容量單位1 kilobyte KB = 1000 (103) Byte 1 megabyte MB = 1 000 000 (106) Byte 1 gigabyte GB = 1 000 000 000 (109) Byte 1 terabyt

20、e TB = 1 000 000 000 000 (1012) Byte 1 petabyte PB = 1 000 000 000 000 000 (1015) Byte1 exabyte EB = 1 000 000 000 000 000 000 (1018) Byte 1 zettabyte ZB = 1 000 000 000 000 000 000 000 (1021) Byte1 yottabyte YB = 1 000 000 000 000 000 000 000 000 (1024) Byte 1 nonabyte NB = 1 000 000 000 000 000 00

21、0 000 000 000 (1027) Byte1 doggabyte DB = 1 000 000 000 000 000 000 000 000 000 000 (1030) Byte 23.32=10210220230存儲器標示容量和實際容量不一致問題存儲器標示容量和實際容量不一致問題5.4 主存儲器設計技術主存儲器設計技術l 確定類型確定類型 根據不同應用場合的特點確定采用何種類型的芯片，如考慮根據不同應用場合的特點確定采用何種類型的芯片，如考慮選用選用SRAM還是還是DRAM，是否需要，是否需要E2PROM、FLASH等等；等等；l 確定具體型號及數量確定具體型號及數量根據容量、價

22、格、速度、功耗等要求確定芯片的具體型號和數量根據容量、價格、速度、功耗等要求確定芯片的具體型號和數量 顯然，芯片的顯然，芯片的種類和數量種類和數量應越少越好；在芯片數量相同應越少越好；在芯片數量相同的情況下應考慮總線的負載能力和系統連接的復雜性。的情況下應考慮總線的負載能力和系統連接的復雜性。內（主）存儲器的基本結構內（主）存儲器的基本結構存儲芯片存儲芯片存儲模塊存儲模塊主存儲器主存儲器 進行進行位擴展位擴展 以實現按字節編以實現按字節編址的結構址的結構 進行進行字擴展字擴展 以滿足總容量以滿足總容量的要求的要求存儲體、地址譯碼、存儲體、地址譯碼、數據緩沖和讀寫控制數據緩沖和讀寫控制 位擴展位

23、擴展：因每個字的位數不夠而擴展數據輸出線的數目；：因每個字的位數不夠而擴展數據輸出線的數目； 字擴展字擴展：因總的字數不夠而擴展地址輸入線的數目，所以也稱因總的字數不夠而擴展地址輸入線的數目，所以也稱為地址擴展；為地址擴展；并行存儲器、多端口并行存儲器、多端口存儲器、相聯存儲器等存儲器、相聯存儲器等2022-5-219/541. 計算機系統通常用多個存儲芯片按一定規計算機系統通常用多個存儲芯片按一定規則互連擴充為主存（主存容量以則互連擴充為主存（主存容量以字節字節為單為單位，而存儲芯片的容量以位，而存儲芯片的容量以位位為單位）為單位）2. N * M位的存儲芯片位的存儲芯片 如果如果M小于主存

24、的數據總線寬度時，小于主存的數據總線寬度時， 則需要位擴展；則需要位擴展； 在位數滿足要求的情況下，如果在位數滿足要求的情況下，如果N小于計算機系統的小于計算機系統的主存容量，則進行字擴展主存容量，則進行字擴展存儲模塊結構存儲模塊結構-存儲芯片互連存儲芯片互連問題：現需要構建問題：現需要構建8位數據總線，容量為位數據總線，容量為64KB的存儲器，分別用的存儲器，分別用如下三種存儲芯片：如下三種存儲芯片： 64K1bit、 8K8bit、 16K4bit組成，組成，如何實現？如何實現？地址線條數與尋址范圍地址線條數與尋址范圍地址地址線數線數尋址尋址能力能力尋址尋址范圍范圍二進制表示二進制表示12

25、0 10， 1240300, 01，10，113807000, 001,010,011,100,101,110,111101K0210-100,0000,0000 11,1111,1111201M0220-10000,0000,0000,0000,0000 1111,1111,1111,1111,1111301G0230-1324G0232-1存儲芯片擴展存儲芯片擴展（構建（構建8位數據總線，容量為位數據總線，容量為64KB的存儲器）的存儲器）64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD

26、0D7等效為等效為64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器 進行位擴展時，模塊中所有芯片的進行位擴展時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形形成整個模塊的地址線和控制線，而各芯片的成整個模塊的地址線和控制線，而各芯片的數據線并列（位線擴數據線并列（位線擴展）展）形成整個模塊的數據線（形成整個模塊的數據線（8bit寬度）。寬度）。 22/42存儲芯片的字擴展存儲芯片的字擴展用用8K8bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器64K*8A0 A15D0 D7R/WCS等效為等效為A0 A12R/WD0

27、 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8譯譯碼碼器器Y0Y1Y7A13 A14 A15 進行字擴展時，模塊中所有芯片的進行字擴展時，模塊中所有芯片的地址線、控制線和數據地址線、控制線和數據線互連線互連形成整個模塊的低位地址線、控制線和數據線形成整個模塊的低位地址線、控制線和數據線 ， CPU的的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線線 片選線片選線 。 23/42存儲芯片的字、位同時擴展存儲芯片的字、

28、位同時擴展用用16K4bit的芯片擴展實現的芯片擴展實現64KB存儲器存儲器16K*416K*4A0 A13R/WD0 D3D4 D724譯碼器譯碼器A15A14CS64K*8A0 A15D0 D7R/WCS等效為等效為16K*416K*416K*416K*416K*416K*4 首先對首先對芯片芯片分組進分組進行位擴展行位擴展 其次設其次設計個芯片組計個芯片組的的片選進行片選進行字擴展字擴展，以，以滿足容量要滿足容量要求；求； 如果要求存儲器的數據總線寬度分別為如果要求存儲器的數據總線寬度分別為16位、位、32位、位、64位，應該怎么做？位，應該怎么做？若要求擴展若要求擴展64K容量的內存，

29、以下幾種選擇哪種最優？容量的內存，以下幾種選擇哪種最優？ 64K*1的芯片數量的芯片數量N(64K*8)/(64K*1) 1*8片片; 8K*8的芯片數量的芯片數量N (64K*8)/(8K*8) 8*1片；片； 16K*4的芯片數量的芯片數量N (64K*8)/(16K*4) 4*2片；片； 從總線的負載和系統連接的復雜性來看，第一種選擇較好。從總線的負載和系統連接的復雜性來看，第一種選擇較好。并行并行存儲器存儲器特殊存儲器組織方式4體交叉存儲器體交叉存儲器片選及字選譯片選及字選譯碼有什么特點？碼有什么特點？在在教材教材圖圖5-37（b）所示的低位多體交叉存儲器中，所示的低位多體交叉存儲器中

30、，若若處理器要訪問的字地址為以下十進制數值，試問該存儲器處理器要訪問的字地址為以下十進制數值，試問該存儲器比單體存儲器的平均訪問速率提高多少比單體存儲器的平均訪問速率提高多少 (忽略初啟時的延忽略初啟時的延時時) ？(a)1，2，3，4，100 (b)2，4，6，8，200 (c)3，6，9，12，3002022-5-228/54 （a）4個存儲體訪問可以交叉進行，訪問速率可達到單體存儲個存儲體訪問可以交叉進行，訪問速率可達到單體存儲器的器的4 倍。倍。 （b）2個存儲體訪問可以交叉進行，訪問速率可達到單體存儲個存儲體訪問可以交叉進行，訪問速率可達到單體存儲器的器的2倍。倍。 （c）4個存儲體

31、訪問可以交叉進行，訪問速率可達到單體存儲個存儲體訪問可以交叉進行，訪問速率可達到單體存儲器的器的4 倍。倍。雙端口存儲器（資源共享的實例）雙端口存儲器（資源共享的實例）當端口地址不同時，讀寫不會發生沖突；當端口地址相同時，需要仲裁電路決定存取優先級相聯相聯(聯想聯想)存儲器存儲器 內容尋址內容尋址讀/寫控制信號、數據寬度指示信號、傳送方式指示信號，等 假設某系統地址總線寬度為假設某系統地址總線寬度為20 bit，現需要將，現需要將0C0000H 0CFFFFH地址范圍劃分為地址范圍劃分為8個同樣大小的地址空間，提供給總線上個同樣大小的地址空間，提供給總線上的的8個模塊，試設計相應的譯碼電路。個

32、模塊，試設計相應的譯碼電路。 模塊模塊A19 A16A15A14A13A12A0地址空間地址空間( (范圍范圍) )1100000111111111111100000000000000C1FFFH0C0000H1100001111111111111100000000000000C3FFFH0C2000H1100010111111111111100000000000000C5FFFH0C4000H1100011111111111111100000000000000C7FFFH0C6000H1100100111111111111100000000000000C9FFFH0C8000H1100101

33、111111111111100000000000000CBFFFH0CA000H1100110111111111111100000000000000CDFFFH0CC000H1100111111111111111100000000000000CFFFFH0CE000H 需較多選擇線，需較多選擇線，且同樣存在地址重且同樣存在地址重疊，且模塊地址不疊，且模塊地址不連續。連續。 A19 A13A12 A0地址空間地址空間( (范圍范圍) )000000111111111111110000000000000？000001011111111111110000000000000？0000100111111

34、11111110000000000000？100000011111111111110000000000000？思考：試寫出思考：試寫出各芯片占用的各芯片占用的地址空間。地址空間。yyyy-M-d三種譯碼方式的比較三種譯碼方式的比較l全譯碼全譯碼 系統所有地址線全部都應該參與譯碼：系統所有地址線全部都應該參與譯碼：1.低段地址線低段地址線應直接接在應直接接在存儲芯片存儲芯片上，尋址上，尋址模塊內單元模塊內單元2.中段地址線中段地址線譯碼后產生譯碼后產生存儲芯片的片選信號存儲芯片的片選信號以以區分不同模塊區分不同模塊3.高段地址線高段地址線可用作可用作譯碼芯片的使能控制譯碼芯片的使能控制l部分譯碼

35、部分譯碼 高段地址高段地址信號不參與譯碼，會造成地址空間的信號不參與譯碼，會造成地址空間的重疊及不連續重疊及不連續l線譯碼線譯碼 電路結構簡單，但系統必須保證參與電路結構簡單，但系統必須保證參與片選的地址線不能同時為有片選的地址線不能同時為有效電平效電平 同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在地址地址重疊及不連續重疊及不連續的問題的問題74LS1383-8譯碼器2 1 8HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 00010&A3A4A5+5VA6A7A8A9AENIORIOW&端口

36、譯碼電路練習練習: :分析圖中分析圖中74LS13874LS138各輸出端的譯碼各輸出端的譯碼地址范圍。地址范圍。2022-5-236/54設計一個地址譯碼電路，要求模塊內占用地址數設計一個地址譯碼電路，要求模塊內占用地址數為為4, 該模塊地址在該模塊地址在1000H13DFH范圍內可選范圍內可選 ,A15 A10A9 A2A1 A0模塊地址空間模塊地址空間0001,0000,0000,0011001000H1003H00,0000,011004H1007H11,1101,1113DCH 13DFH37/42yyyy-M-d內存儲器與并行總線的接口內存儲器與并行總線的接口另外，可能還需要考慮微

37、處理器的時序匹配問題。地址地址譯碼譯碼主主存存儲儲器器微處微處理器理器或或總線總線接口接口 AB地址鎖存地址鎖存RD/WR片選控制片選控制低位低位AB高位高位ABIO/M一、數據線：如果考慮總線負載問題，可加接數據收發器。一、數據線：如果考慮總線負載問題，可加接數據收發器。二、讀寫控制線：考慮有效電平二、讀寫控制線：考慮有效電平字選字選：系統地址總線中的：系統地址總線中的低位地址線低位地址線直接與各存儲芯片的地址線連接。直接與各存儲芯片的地址線連接。所需低位地址線的數目所需低位地址線的數目N與存儲芯片容量與存儲芯片容量L的關系：的關系：L2N。片選片選：系統地址總線中余下的：系統地址總線中余下

38、的高位地址線高位地址線經譯碼后用做不同存儲芯片經譯碼后用做不同存儲芯片的片選。通常的片選。通常IO/M信號也參與片選譯碼。信號也參與片選譯碼。三、地址線：字選片選。三、地址線：字選片選。DB數據緩沖數據緩沖通常通常都由都由多片多片存儲存儲芯片芯片構成構成38/422022-5-238/54總線隔離技術總線隔離技術2022-5-239/ 32總線上數據與地址線分離時的時序示例總線上數據與地址線分離時的時序示例DB0n地址輸出地址輸出數據有效數據有效數據數據采樣采樣R/WAB0N DB0n AB0NA0NCSR/ WR/ W存儲器存儲器總線總線D0n2022-5-240/54總線上數據與地址線復用

39、時的時序示例總線上數據與地址線復用時的時序示例ALE地址地址鎖存鎖存地址地址鎖存鎖存地址地址輸出輸出數據數據有效有效地址地址輸出輸出數據數據有效有效AD0n數據數據采樣采樣數據數據采樣采樣R/W總線總線 AD0n ALER/WD0nA0nR/W存儲器存儲器Di Qi G地址鎖存器地址鎖存器2022-5-241/54價格、存儲容量、存取速度價格、存儲容量、存取速度5.35.3存儲器存儲器分層分層結構（結構（ P40-P41, P40-P41, P156P156）一一. 設計目標設計目標整個存儲系統速度接近整個存儲系統速度接近M1而價格和容量接近而價格和容量接近Mn二二. 操作策略操作策略映像規則

40、：用于確定一個新的塊（頁）被調映像規則：用于確定一個新的塊（頁）被調入本級存儲器時應放在什么入本級存儲器時應放在什么位置位置上。上。查找規則：用于確定需要的塊（頁）是否存查找規則：用于確定需要的塊（頁）是否存在本級存儲器中以及如何在本級存儲器中以及如何查找查找。替換規則：用于確定本級存儲器不命中且已替換規則：用于確定本級存儲器不命中且已滿時應替換哪一塊（頁）。滿時應替換哪一塊（頁）。寫規則：用于確定寫數據時應進行的操作。寫規則：用于確定寫數據時應進行的操作。yyyy-M-d虛擬內存虛擬內存1.虛擬內存的需求背景虛擬內存的需求背景 一個程序要被執行，需要將它全部放入內存中，一個程序要被執行，需要

41、將它全部放入內存中，cpu才能才能訪問，如果程序容量大于物理內存容量則不能執行訪問，如果程序容量大于物理內存容量則不能執行2.方法方法使用輔助存儲器使用輔助存儲器(容量大容量大)作為虛擬內存，達到增大物理內存作為虛擬內存，達到增大物理內存容量容量3.技術支持技術支持硬件支持：由硬件支持：由MMU自動完成活動程序段的調度自動完成活動程序段的調度操作系統支持：程序段調度并更新地址映射表操作系統支持：程序段調度并更新地址映射表4.具體應用實例具體應用實例Windows：pagefile.sysLinux： swap分區分區MMU：Memory Management Unit虛擬內存運行原理及過程圖示

42、虛擬內存運行原理及過程圖示操作操作系統系統VC6.0Word迅雷迅雷操作操作系統系統VC6.0WordQQ無虛擬內存存儲系無虛擬內存存儲系統統(不能運行不能運行QQ,需需要關閉一部分程序要關閉一部分程序才能運行才能運行)迅雷迅雷計算機有虛擬內存存儲技術，計算機有虛擬內存存儲技術，可以運行可以運行QQ ，需要把不活動程，需要把不活動程序序迅雷迅雷置換到虛擬存儲器置換到虛擬存儲器物理物理內存內存存儲存儲器器輔助輔助存儲存儲器器操作操作系統系統VC6.0Word迅雷迅雷QQ計算機有虛擬內存存儲技術，計算機有虛擬內存存儲技術，如果如果迅雷迅雷成為活動程序，則把成為活動程序，則把不活動程序不活動程序QQ

43、置換置換到虛擬存到虛擬存儲器儲器虛擬存儲器虛擬存儲器內存層次結構中的內存層次結構中的MMU為了增加計算機的性能，最好不要運行太為了增加計算機的性能，最好不要運行太多的程序，以減少信息在物理內存和輔助多的程序，以減少信息在物理內存和輔助存儲器之間的頻繁置換存儲器之間的頻繁置換幾個概念幾個概念l有效地址有效地址: 有效地址表示程序中變量操作數所在單元到段首有效地址表示程序中變量操作數所在單元到段首距離即距離即邏輯地址邏輯地址的偏移地址的偏移地址 l邏輯地址邏輯地址: 在有地址變換功能的計算機中在有地址變換功能的計算機中,訪內指令給出的地訪內指令給出的地址址 (操作數操作數) 叫邏輯地址。要經過尋址

44、方式的計算或變換才得叫邏輯地址。要經過尋址方式的計算或變換才得到內存儲器中的到內存儲器中的物理地址物理地址 l虛擬地址虛擬地址: 虛擬地址空間中的地址，程序中使用的都是虛擬地虛擬地址空間中的地址，程序中使用的都是虛擬地址。址。 l物理地址物理地址:（Physical Address）也叫實際地址或絕對地址，）也叫實際地址或絕對地址，是出現在是出現在CPU外部地址總線上的尋址物理內存的地址信號，外部地址總線上的尋址物理內存的地址信號，是地址變換的最終結果。用于內存芯片級的單元尋址，與處是地址變換的最終結果。用于內存芯片級的單元尋址，與處理器和理器和CPU連接的地址總線相對應。連接的地址總線相對應

45、。 存儲器的地址映射存儲器的地址映射 地址映射也叫地址重定位，指將用戶程序中的地址映射也叫地址重定位，指將用戶程序中的邏輯邏輯地址地址( (虛擬地址虛擬地址) )，通過，通過MMUMMU轉換為用戶程序運行時轉換為用戶程序運行時CPUCPU可可直接尋址的直接尋址的物理地址物理地址。虛擬地址虛擬地址 物理地址物理地址程序空間、邏輯地址空間實存空間、硬件地址空間 MMU(32位機位機)地址映射表地址映射表4G大大小小256M大大小小分頁分頁映射映射存儲器地址映射存儲器地址映射-分頁技術分頁技術假設虛擬地址為假設虛擬地址為32位，物理內存為位，物理內存為15位，頁大小為位，頁大小為4KB分頁技術地址轉

46、換過程分頁技術地址轉換過程虛擬頁號為虛擬頁號為20位，頁內位，頁內偏移量偏移量12位（虛擬地址位（虛擬地址為為32位，頁大小為位，頁大小為4KB）頁幀號為頁幀號為3位，頁內偏位，頁內偏移量移量12位（物理地址為位（物理地址為15位，頁大小為位，頁大小為4KB）虛擬地址對應的數據虛擬地址對應的數據不在物理內存中？不在物理內存中？6存儲器地址映射存儲器地址映射-分段技術分段技術段寄存器：段寄存器：代碼段代碼段數據段數據段堆棧段堆棧段附加段附加段分頁與分段技術的比較分頁與分段技術的比較1.1. 分頁技術分頁技術 頁是信息的物理單位，與源程序的邏輯結構無關頁是信息的物理單位，與源程序的邏輯結構無關 頁

47、長由系統確定，大小固定，用戶不可見頁長由系統確定，大小固定，用戶不可見 頁面只能以頁大小的整倍數地址開始頁面只能以頁大小的整倍數地址開始2.2. 分段技術分段技術 段是信息的邏輯單位段是信息的邏輯單位, ,由源程序的邏輯結構所決定由源程序的邏輯結構所決定 段長由用戶確定（用戶可見），大小不固定段長由用戶確定（用戶可見），大小不固定 段可以從任意地址開始，段內連續編址，段間不一段可以從任意地址開始，段內連續編址，段間不一定連續定連續寄存器寄存器 Cache 主存主存 輔存輔存CPU內部高速內部高速電子線路電子線路(如如觸發器觸發器)一級：在一級：在CPU內部內部二級：在二級：在CPU外部外部 一

48、般為靜態一般為靜態隨機存儲器隨機存儲器SRAM。一般為動態隨機存儲器一般為動態隨機存儲器DRAM ，也稱，也稱為短期存儲器為短期存儲器包括磁盤（中期存包括磁盤（中期存儲器）、磁帶、光儲器）、磁帶、光盤（長期存儲）等盤（長期存儲）等其中：其中：1.Cache存儲器系統（存儲器系統（cache-主存結構）主存結構）解決解決低成本與高速度低成本與高速度的矛的矛盾；盾；2.虛擬存儲器系統（主存虛擬存儲器系統（主存-輔存結構）利用虛擬存儲器解決輔存結構）利用虛擬存儲器解決低成本低成本與大容量與大容量的矛盾；的矛盾；5.3.3 現代計算機的多層次存儲體系現代計算機的多層次存儲體系 現代計算機中的現代計算機

49、中的4級存儲器體系結構級存儲器體系結構yyyy-M-d CPU Cache 主存 外存接口 總線 外存 1.輔助存儲器：存放不活動的程序和數據輔助存儲器：存放不活動的程序和數據2.主存儲器：存放運行中的程序和數據主存儲器：存放運行中的程序和數據3.cache: 存儲存儲CPU最近訪問的指令和操作數最近訪問的指令和操作數4.CPU寄存器：正在執行的指令和數據寄存器：正在執行的指令和數據1.寄存器組寄存器組特點：特點：讀寫速度快但數量較少；其數量、長度以及使用方法會影響指令集的設讀寫速度快但數量較少；其數量、長度以及使用方法會影響指令集的設計。計。組成：組成：一組彼此獨立的一組彼此獨立的Reg，或

50、小規模半導體存儲器。，或小規模半導體存儲器。RISC：設置較多：設置較多Reg，并依靠編譯器來使其使用最大化。，并依靠編譯器來使其使用最大化。2.Cache (Cache和流水線技術是和流水線技術是RISC成功的技術支柱成功的技術支柱)高速小容量高速小容量(幾十千到幾兆字節幾十千到幾兆字節)；完全由硬件實現控制，對程序員完全透明；完全由硬件實現控制，對程序員完全透明；可分為指令可分為指令cache和數據和數據cache3.主（內）存主（內）存編址方式：字節編址編址方式：字節編址信息存放方式：大信息存放方式：大/小端系統、對齊方式小端系統、對齊方式4.輔（外）存輔（外）存1）、主要用作數據信息（以文件）、主要用作數據信息（以文件(file)的形式）存放，按塊為單位進行存取。的形式）存放，按塊為單位進行存取。2）、也可以實現虛擬存儲器）、也可以實現虛擬存儲器55/42cache相關概念相關概念1. 訪問局部性訪問局部性訪問的引用局部性：是訪問的