1、組合邏輯電路： 1、定義： 電路任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態無關。 2、特征：1電路由門組成，不含反饋；2由組合邏輯電路的集成器件和門構成，不含反饋。組合邏輯電路的分析：1、 由門電路構成的組合邏輯電路：（1由給定邏輯電路圖寫出每一個門的輸出邏輯函數的表達式，進而得到輸入與輸出的邏輯表達式；（2化簡邏輯函數；（3根據輸出函數的表達式，列出輸出函數真值表；（4由真值表分析電路的功能。組合邏輯電路的分析：2、由集成器件和門構成的組合邏輯電路：（1確定由門構成的組合邏輯電路的邏輯關系；（2確定集成器件的真值表；（3分析電路的邏輯功能。3-4 加法器一、半加器邏輯關系：ABS

2、 CO0000011010101101ABCOABBABAS1、兩個一為二進制數相加，叫半加，實現半加的電路稱為半加器。真值表：邏輯電路：符號： 用其它邏輯電路如與、或門等均可實現半加器。二、全加器1、二進制加法運算中，僅進行半加是不夠的，大部分情況下低位有進位信號，因此，兩個一位二進制數與低位的進位相加叫全加，實現全加的電路稱為全加器。 邏輯電路： 符號：邏輯關系： 用其它邏輯電路如與或門等也可實現全加器。BCBACCBASABCOBASiiiiA(11）AiBiCi-1CiSi0000000101010010111010001101101101011111真值表：三、多位加法：1、利用全加

3、器構成的四位串行進位加法器：四位二進制加法運算：2、雙全加器74LS183：由兩個全加器構成的集成芯片，用兩個74LS183可以完成上述運算。3、超前進位的加法器74LS283： 可以完成兩個四位二進制數的并行加法，有低位的進位信號輸入端。 輸入信號：A3、A2、A1、A0、B3、B2、B1、B0、CI； 輸出信號：CO、S3、S2、S1、S0。（1邏輯關系：全加器的真值表：S=ABCI+ABCI+ABCI+ABCI =AOBCI+AOBCI =AOBOCIA B CI CO S0 00000 01010 10010 11101 00011 01101 10101 1111CO=ABCI+AB

4、CI+ABCI+ABCI =AB+BCI+ACI =AB+(A+B)CI+邏輯關系：Si=AiOBiOCIiCOi=AiBi+(Ai+Bi)CIi+S=AOBOCICO=AB+(A+B)CI+（2邏輯電路分析：=1CI&11A01 B0S0Si=AiOBiOCIiCOi=AiBi+(Ai+Bi)CIi+CIA+BABA0B0(A0+B0)=A0OB0+&1 CIA0B0+(A0+B0)=CI(A0B0)(A0+B0)=(CI+A0B0)(A0+B0)= A0B0+(A0+B0)CI=C0部分邏輯電路：=1CI&11A01 B0S0=1&1B1S1A1&1

5、=1&1S2A2&1C0C1C1=CIA0B0A1B1+A1B1(A0+B0)+(A1+B1)G1G1= A1B1(A1+B1)=A1OB1+部分邏電路的關系：C1=CIA0B0A1B1+A1B1(A0+B0)+(A1+B1)=CIA0B0A1B1 A1B1(A0+B0) (A1+B1)=(CI+A0B0+A1B1)(A1B1+A0+B0)(A1+B1)=(A1B1CI+A1B1A0B0+A1B1+A0CI+A0B0+A0A1B1+B0CI+B0A1B1)(A1+B1)=(A1B1+A0CI+A0B0+B0CI)(A1+B1) =(A1B1+A0B0+(A0+B0)CI)(A1

6、+B1)=(A1B1+C0)(A1+B1)=A1B1(A1+B1)+C0(A1+B1)=A1B1+C0(A1+B1)= C1C0=A0B0+(A0+B0)CI邏輯電路：=1CI&11A01 B0S0=1&1B1S1A1&1=1&1B2S2A2&1C0C1=1&1B3S3A3&1C2C3集成芯片74LS283： 問題：（1） 74LS283 怎樣實現八位二進制加法？（274LS283可以實現減法運算碼？（3） 74LS283可以實現加、減法運算碼？C3S3S2S1S0用74LS283實現并行進位加、減法： 1兩個四位二進制數的加法；2兩個兩

7、位二進制數的加法；3兩個四位二進制數的減法；C3S3S2S1S0用74LS283實現并行進位加、減法： 4兩個八位二進制數的加法；C3S3S2S1S0C3S3S2S1S05兩個六位二進制數的加法；C3S3S2S1S0C3S3S2S1S07兩個八位二進制數的減法；C3S3S2S1S0C3S3S2S1S03-5 數據選擇器一、數據選擇器的邏輯功能 數據選擇器又稱多路選擇器或多路開關，在地址代碼A1、A0和使能控制端E的控制下，從D0D3多個數據中選擇一個到輸出端Y。 邏輯關系：301201101001DAADAADAADAAY真值表： 實現數據選擇的邏輯電路有很多，例如用與非門、與或非門等。 A1

8、A0Y1*0000D0001D1010D2011D3301201101001DAADAADAADAAYE數據選擇器邏輯電路： 用與非門實現的數據選擇器。 數據選擇器邏輯電路： 用與或非門實現的數據選擇器。 二、集成數據選擇器74LS153：雙四選一選擇器。 輸入信號：D10、D11、D12、D13和D20、D21、D22、D23兩組數據信號； 地址信號：A1、A0，控制并選擇輸入信號傳輸到輸出端； 輸出信號：Y1、Y2分別輸出由地址控制的數據信號；74LS153：雙四選一選擇器。 控制信號S1、S2：控制信號為0時，根據地址由Y1 輸出四個D1中的一個信號，控制信號為1時，根據地址由Y2 輸出

9、四個D2中的一個信號。 74LS153的控制端：功能表：說明：00Y1、Y2同地址輸出01Y1按地址輸出 Y2=0 10Y2按地址輸出 Y1=0 11Y1=Y2=0 無輸出1S2S74LS153的真值表：A1A0Y1Y211*000100D1000101D1100110D1200111D13010000D2010010D2110100D2210110D230000D10D200001D11D210010D12D220011D13D231S2S74LS153的端子：功能：選擇某個輸入信號輸出。功能端：（4+4個輸入端，（1+1個輸出端，輸入、輸出均為原變量；地址端：2個，原變量；控制端：2個，低

10、電平有效。例題1：A2S2S1A1A00100001001010100101110100101011011010111真值表：用74LS153構成八選一的數據選擇器。分析：分析：邏輯電路：74LS153構成的邏輯電路如圖，試分析其邏輯功能。例題2：分析：3222322232123211AASAASAASAAS22211211YYYYY真值表：A2A3A1A0Y說明0000D10153（11）工作0001D11153（11）工作0010D12153（11）工作0011D13153（11）工作0100D14153（12）工作0101D15153（12）工作0110D16153（12）工作0111D

11、17153（12）工作1000D20153（21）工作1001D21153（21）工作1010D22153（21）工作1011D23153（21）工作1100D24153（22）工作1101D25153（22）工作1110D26153（22）工作1111D27153（22）工作三、數據分配器 數據分配器的功能與數據選擇器相反，它是在地址代碼A1、A0的控制下，將數據D分別輸出到Y3、Y2、Y1、Y0。邏輯電路：邏輯關系：A1A0Y3Y2Y1Y000000D0100D0100D0011D000DAAYDAAYDAAYDAAY010011012013真值表：3-6 數值比較器一、數值比較器的邏輯功

12、能：1、一位數值比較器：對兩個一位二進制數進行比較。 邏輯電路：&11ABYAB二、邏輯關系：A BY(AB)00101010111011011101BABAYBAABBABAYBABAY)()()(真值表：+CC14585的構成： Y(AB)A3與B3比較 Y(A=B) Y(AB)A2與B2比較 Y(A=B) Y(AB)A1與B1比較 Y(A=B) Y(AB)A0與B0比較 Y(A=B) AB 1&1 I(AB)CC14585的構成： Y(AB)A3與B3比較 Y(A=B) Y(AB)A2與B2比較 Y(A=B) Y(AB)A1與B1比較 Y(A=B) Y(AB)A0與B0比

13、較 Y(A=B) AB 1 I(AB)&1三、CC14585的邏輯電路： Y(AB)一位數值比較 Y(A=B) Y(AB)一位數值比較 Y(A=B) Y(AB)一位數值比較 Y(A=B) Y(A1YAB&111A3B3A2B2A1B1A0B0I(A11CC14585的邏輯電路： Y(AB)一位數值比較 Y(A=B) Y(AB)一位數值比較 Y(A=B) Y(AB)一位數值比較 Y(A=B) Y(A1YAB&111A3B3A2B2A1B1A0B0I(AB)11111CC14585的邏輯電路：1YAB&111A3B3A2B2A1B1A0B0I(AB)11&11&11&11&11111四、四位數值比較器CC14585： 可以完成兩個四位二進制數的比較。 輸入信號：A3、A2、A1、A0和B3、B2、B1、B