1、第二章 C6201/6701基本結構和指令集（一）中央處理單元 程序取指單元 指令分配單元 指令譯碼單元 兩個數據通路，每個數據通路有4個功能單元（.L1、.S1、.M1、.D1和.D2、.L2、.S2、.M2） 32個32位寄存器，分A組和B組，每組包含16個寄存器 控制寄存器組 控制邏輯 測試、仿真和中斷邏輯TMS320C6201 DSPs芯片結構框圖 TMS320C6701 DSPs芯片結構框圖 TMS320C6201系列DSPs數據通路結構框圖 32bit 32bit 32 bit Omit on reading Filled 0 on Writting寄存器具體配對方式和40位長型數

2、據使用寄存器對的方式 .L .S .M .D 功能單元與所執行的操作 TMS320C6201/6701的控制寄存器組 控制狀態寄存器CSR）中斷標志寄存器IFR） 中斷設置寄存器ISR） 中斷清零寄存器ICR） 中斷使能寄存器IER） 中斷服務表指針寄存器ISTP） 中斷/非屏蔽中斷返回指針寄存器 （IRP）/（NRP） 與中斷處理相關的標志寄存器 TMS320C6701擴充控制寄存器組擴充控制寄存器組 C6201/6701的全部存儲器尋址空間 地址總線：32bit，總址空間：4GByte； 兩種映射模式：map0和map1 通過BOOTMODE4：0 引腳的電平設置來決定使用何種映射模式。

3、片內程序存儲器、片內數據存儲器、片外存儲器空間和片上外設寄存器空間； 片內實際存儲器總容量：128KByte： 程序存儲器64K、數據存儲器64K TMS320C6201/6701存儲器映射分配情況 片外存儲器接口片外存儲器接口EMIF） 同步動態RAM （SDRAM）同步突發靜態RAMSBSRAM）異步存儲RAMSRAM、ROM、FLASH）共享型存儲器件( FIFO，A/D，D/A）特點：無縫連接，擴充整個DSPs芯片的程序和數據存儲空間EMIF處理四種涉及外總線服務的請求- 片內程序存儲器控制的CPU取指請求。- 片內數據存儲器控制的CPU數據存取請求。- 片內DMA控制器。- 片外共享

4、存儲器器件控制器用到EMIF仲裁信號）。EMIF接口信號 EMIF存儲器映射寄存器直接存儲器訪問 （DMA ）Direct Memory Access，特點：在沒有CPU干預的情況下控制數據在存儲器映射空間中傳輸，如片內存儲器、片內外設或是外部器件之間等，此時CPU為后臺運行； 每個DMA控制器有四個獨立的可編程傳輸通道，以支持4種不同形式的DMA運行模式。另外，還有一個輔助通道用于實現與主機口HPI的接口要求；C6201/6701各有一個，且結構相同的DMA。DMA功能特點功能特點 數據讀/寫傳輸：DMA控制器從存儲器源地址指向單元中讀出/寫入數據。 幀傳輸：每一個DMA通道均可傳輸一個數據

5、幀，每個數據幀中數據單元容量可獨立編程確定。 塊傳輸：每一個DMA通道均可傳輸一個數據塊，每個數據塊中數據幀容量可獨立編程確定。 發送數據單元傳輸：在通道分割模式下，數據從源地址指向單元中讀出，并寫入分割目的地址指向單元。 接受數據單元傳輸：在通道分割模式下，數據從分割源地址指向單元中讀出，并寫入目的地址指向單元。流 水 線1、取指2、譯碼3、執行- PG： 程序地址生成- PS ：程序地址發送- PW： 程序尋訪準備等待- PR： 程序取指包接收- DP：指令分配DC：指令譯碼E1，2， 執行多通道緩沖串口McBSP（Multi-channel Buffered Serial Port） -

6、 全雙工通信。 - 支持連續數據流通信的雙緩沖數據寄存器。 - 數據收/發工作時，有獨立的幀信號和時鐘信號。 - 與工業標準編/解碼器、模擬接口芯片和其它包含串行的A/D、D/A器件，能直接連接 SPI設備。 - 數據傳輸時，可使用片外移位時鐘、或片內可編程移位時鐘。 - 通過DMA控制器5個通道的自動緩沖能力。 - 內部通信時鐘和幀信號發生可編程設置。數據接收/發送R/X的簡單時序- CLK 接納/發送時鐘內部/外部）- FS 幀同步- D 數據通用定時器Timer0、1 C6201/6701中均包含2個32位通用定時器 事件定時/ 事件計數 脈沖信號生成 CPU中斷信號生成 向DMA發送同

7、步事件 通用定時器有兩種信號模式，計數時鐘既可來自片內也可來自片外。 中斷控制器中斷控制器Interrupt Selector） 1、復位RESET）2、非屏蔽中斷NMI）3、可屏蔽中斷。 DSP 芯片模式、時鐘與電源配置模式配置：決定在芯片復位后所進行的初始化工作。 上電、掉電復位芯片模式輸入時鐘模式端格式Powerdown模式DSPs的復位1 DSPs芯片的工作電源一般有IO電源DVdd和的內核電源CVdd組成。當這兩個電源未達到正常電源電壓88時，DSPs芯片將進入復位狀態。2 當RESET引腳輸入信號為低，DSPs進入復位狀態。3 復位狀態:所有三態輸出引腳為高阻、其它輸出引腳為缺省態

8、。所有狀態寄存器恢復復位狀態。DSPs復位時間和技術復位時間：1、DSPs的相應速度；2、外設的響應速度；復位技術：外接電源管理芯片：TLC7733，TLC7725等；芯片模式配置使用BOOTMODE4:0引腳來進行芯片模式配置。在RESET引腳輸入低電平復位信號期間，BOOTMODE4:0引腳上值將被鎖存，用于復位后的芯片模式配置。具體BOOTMODE4:0引腳設置值與相應的存儲器映射和芯片模式配置關系如表2.53P104所示。 輸入時鐘模式端格式Endian設置 小端順序：在32位字中，數據字節以從右到左的順序被尋訪，符號字節高位字節具有最高的地址； 大端順序：在32位字中，數據字節以從左到右的順序被尋訪，符號字節具有最低的地址； 當LENDIAN“1”：小端格式； 當LENDIAN“0”：大端格式。Power-Down模式配置模式配置 CMOS邏輯電路的電源功耗有較大部分是在電路狀態切換時消耗的。對于用CMOS工藝設計制造的 DSPs芯片，為降低芯片的功耗，并保證電路切換時數據不丟失和操作連續性可靠，有三種Power- Down模式來控制關閉片內若干電路的工作： PDl模式：阻止片內時鐘進入CPU，進而部分關閉CPU； PD2模式：暫停整個片內時鐘，關閉整個芯片； PD3模式：同時暫停片內/外時鐘，關閉整個芯片包括PLL）；但是喚醒PD3模式