1、微機(jī)原理及其應(yīng)用微機(jī)原理及其應(yīng)用 第第3 3章章 存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)3.1 半導(dǎo)體存儲(chǔ)器3.2 隨機(jī)存取存儲(chǔ)器（RAM）3.3 只讀存儲(chǔ)器（ROM）3.4 存儲(chǔ)器與CPU的連接3.5 高速緩存技術(shù)3.6 虛擬存儲(chǔ)器技術(shù)第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.1 半導(dǎo)體存儲(chǔ)器3.1.1 存儲(chǔ)器概述 存儲(chǔ)器是一種記憶部件，其最基本的存儲(chǔ)電路是由具有兩種穩(wěn)態(tài)的元件組成，它可存儲(chǔ)一位二進(jìn)制信息，稱為位或bit（比特），用b表示，它具有0和1兩種狀態(tài)。 由于8086是16位微處理器，它每次訪問存儲(chǔ)器可以讀寫1個(gè)字節(jié)，也可以同時(shí)讀寫1個(gè)字（兩個(gè)字節(jié)）。 存儲(chǔ)單元的數(shù)據(jù)內(nèi)容與其地址號(hào)之間并沒有直接關(guān)系，即內(nèi)容和地

2、址是兩件事，不要混淆。地址規(guī)定了存儲(chǔ)單元的位置，而在這個(gè)位置內(nèi)部的信息才是數(shù)據(jù)，它可能是指令操作碼，可能是CPU要處理的數(shù)據(jù)，也可能是指令要尋址的數(shù)據(jù)的地址等。第第3 3章章 存儲(chǔ)器存儲(chǔ)器在微機(jī)中存儲(chǔ)器常分為內(nèi)存儲(chǔ)器和外存儲(chǔ)器，如圖3-1所示。掩模ROM外存儲(chǔ)器靜態(tài)RAM動(dòng)態(tài)RAMEPROME2PROM存儲(chǔ)器雙極型RAMMOS型RAM隨機(jī)存儲(chǔ)器RAM只讀存儲(chǔ)器ROM可編程PROM內(nèi)存儲(chǔ)器（半導(dǎo)體存儲(chǔ)）器）可擦洗PROM光存儲(chǔ)器磁存儲(chǔ)器（磁芯、磁鼓、磁帶、磁盤等）FLASH圖3-1 存儲(chǔ)器的分類第第3 3章章 存儲(chǔ)器存儲(chǔ)器1內(nèi)存儲(chǔ)器 用于存放CPU當(dāng)時(shí)正要處理的程序和數(shù)據(jù)，要求其存取速度應(yīng)和CP

3、U的處理速度相匹配，但存儲(chǔ)容量可相對小一些。目前微機(jī)中通常采用半導(dǎo)體存儲(chǔ)器。（1）主存儲(chǔ)器。主存儲(chǔ)器用來存放計(jì)算機(jī)運(yùn)行期間正在執(zhí)行的程序和數(shù)據(jù)。CPU的指令系統(tǒng)能直接讀寫主存中的存儲(chǔ)單元，主存儲(chǔ)器是主機(jī)內(nèi)部的存儲(chǔ)器，故又稱之為內(nèi)存。（2）高速緩沖存儲(chǔ)器。通常位于主存儲(chǔ)器和CPU之間，存放當(dāng)前要執(zhí)行的程序和數(shù)據(jù)，以便向CPU高速提供馬上要執(zhí)行的指令。目前，高速緩沖存儲(chǔ)器一般采用雙極型半導(dǎo)體存儲(chǔ)器，速度較高，可以與CPU速度匹配，存儲(chǔ)時(shí)間短，存儲(chǔ)容量較小。第第3 3章章 存儲(chǔ)器存儲(chǔ)器2外存儲(chǔ)器。外存儲(chǔ)器也稱輔助存儲(chǔ)器或后緩存儲(chǔ)器。它用來存放程序，數(shù)據(jù)文件等大量信息。外存設(shè)在主機(jī)外部，容量極大而速度

4、較低。CPU不能直接訪問它，必須通過專門的程序把所需的信息與主存儲(chǔ)器進(jìn)行成批的交換，調(diào)入主存儲(chǔ)器后，才能使用。磁帶、磁盤（軟盤、硬盤）和光盤等都是常見的外存儲(chǔ)器，屬于外部設(shè)備的范疇。 本章著重介紹半導(dǎo)體存儲(chǔ)器。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.1.2 半導(dǎo)體存儲(chǔ)器分類與性能1半導(dǎo)體存儲(chǔ)器的分類 半導(dǎo)體存儲(chǔ)器是用半導(dǎo)體器件組成的存儲(chǔ)器，按功能不同可分為隨機(jī)存取存儲(chǔ)器RAM（Random Access Memory）和只讀存儲(chǔ)器ROM（Read Only Memory）。（1）隨機(jī)存取存儲(chǔ)器RAM（Random Access Memory）讀寫隨機(jī)，既可讀又可寫，一旦斷電，保存在其中的數(shù)據(jù)就會(huì)全部丟

5、失。對RAM內(nèi)部的任何存儲(chǔ)單元的讀出和寫入時(shí)間是一樣的，與其所處的位置無關(guān)，即存取時(shí)間是相同的，固定不變的。 RAM按生產(chǎn)工藝又可分為雙極型和MOS型兩類，前者速度比后者高，但集成度低一些。MOS型RAM又可分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）。SRAM的讀寫速度遠(yuǎn)快于DRAM，但集成度低于DRAM，因此SRAM大都作為高速緩存（Cache）使用，DRAM由于它的集成度高，容量大則作為普通的內(nèi)存和顯示內(nèi)存使用。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 1）靜態(tài)存儲(chǔ)器SRAM（Static RAM）：所謂“靜態(tài)”，是指它在通電情況下可以長時(shí)間保持電量，因此無須每隔一段時(shí)間重新加電。所以一般說來

6、，SRAM比DRAM的數(shù)據(jù)傳輸速度要快，但因?yàn)橹圃斐杀据^高，工藝較復(fù)雜，所以容量不能做得很大。 2）動(dòng)態(tài)存儲(chǔ)器DRAM（Dynamic RAM）。所謂“動(dòng)態(tài)”，是指它在通電情況下不能長時(shí)間保持電量，需要每隔一段時(shí)間就進(jìn)行一次重新加電，否則會(huì)因電量自然放盡而丟失數(shù)據(jù)。它的制作成本較低，容量可以做得較大。DRAM按制造工藝的不同，又可分為動(dòng)態(tài)隨機(jī)存儲(chǔ)器（Dynamic RAM）、擴(kuò)展數(shù)據(jù)輸出隨機(jī)存儲(chǔ)器（Extended Data Out RAM）和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（Synchromized Dynamic RAM），它們的速度一個(gè)比一個(gè)快。第第3 3章章 存儲(chǔ)器存儲(chǔ)器（2）只讀存儲(chǔ)器ROM（Re

7、ad Only Memory）。這類存儲(chǔ)器只能隨機(jī)地讀出信息而不能寫入信息。信息一旦寫入存儲(chǔ)器就固定不變了，不受電源關(guān)閉的影響，所以又稱為固定存儲(chǔ)器，常用來存放不需要改變的信息。ROM有幾種不同的種類。 1）掩膜ROM（Mask Programmed ROM）：掩膜ROM用最后一道掩膜工藝來控制每一個(gè)基本存儲(chǔ)電路的輸出，達(dá)到預(yù)先寫入信息的目的。制造完畢后用戶不能更改所存信息。由于它結(jié)構(gòu)簡單、可靠性高、集成度高、容易連接，適于程序固定、大批量生產(chǎn)的場合。缺點(diǎn)是靈活性差。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 2）可編程只讀存儲(chǔ)器PROM（Programmable ROM）：在產(chǎn)品出廠時(shí)并未存儲(chǔ)任何信息，其

8、初始內(nèi)容為全“0”或全“1”。使用時(shí)，用戶可利用專門設(shè)備（編程器或?qū)懭肫鳎┳孕袑懭胄畔ⅰＷ⒁猓畔⒁坏懭氡闶怯谰玫模豢筛摹Ｒ虼耍且环N一次性可編程的ROM。PROM的典型應(yīng)用是作為高速計(jì)算機(jī)的微程序存儲(chǔ)器，其雙極型產(chǎn)品的功耗較大。 3）紫外光擦除可編程只讀存儲(chǔ)器EPROM（Ultraviolet Erasable Programmable ROM）：用戶既可對EPROM寫入信息，又可將信息全部擦除，擦除后還可重新寫入。EPROM芯片上有一個(gè)石英窗口，要擦除信息時(shí)，將窗口置于紫外線燈下照射20min以上，紫外線使浮柵上的電荷得以泄放，恢復(fù)到原來不帶電荷的狀態(tài)（“1”狀態(tài)）。要寫入信息時(shí)需

9、使用專用的編程器。 EPROM擦除信息時(shí)需要將器件從系統(tǒng)上拆卸下來，并在紫外光下照射較長時(shí)間才能擦除信息，使用不太方便，也不能對芯片中個(gè)別存儲(chǔ)單元進(jìn)行修改。EPROM常用作微型機(jī)的標(biāo)準(zhǔn)程序或?qū)Ｓ贸绦虼鎯?chǔ)器，通常主板BIOS都燒錄在這里。第第5 5章章 存儲(chǔ)器存儲(chǔ)器 4）電可擦除可編程只讀存儲(chǔ)器E2PROM（Electrical Erasable Programmable ROM）：E2PROM是一種可用電信號(hào)進(jìn)行擦除、可編程的只讀存儲(chǔ)器。由于使用電信號(hào)來清除內(nèi)部信息，清除時(shí)不必將器件從系統(tǒng)上拆卸下來，一次可擦除一個(gè)字，也可全部擦除，而后再用電信號(hào)重新寫入。這種E2PROM能在系統(tǒng)內(nèi)進(jìn)行擦除和寫

10、入，且是非易失性的。它既有類似于RAM的靈活性，也有ROM的非易失性，還克服了EPROM的不足之處。E2PROM通常采用MNOS（金屬氮化物氧化物硅）工藝。E2PROM用電信號(hào)擦去信息的時(shí)間為若干秒，比EPROM的擦去時(shí)間短得多，但E2PROM寫入數(shù)據(jù)的次數(shù)是有限的。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 此外，還有兩種ROM：一種為OTROM（ONE TIME ROM），顧名思義就是只能燒錄一次的ROM。OTROM在工廠制造出來后，里面是空白的，我們可依需要燒錄資料進(jìn)去。另一種為Flash ROM（閃速存儲(chǔ)器），這是比較先進(jìn)的ROM，它可讓我們在不到1s的時(shí)間就將其中的資料清除。由于它具有可靠的非易失

11、性、電可擦除性以及低成本，對于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入式應(yīng)用是一種理想的存儲(chǔ)器。以前它用在筆記本電腦上比較多，現(xiàn)在的主板基本上都已采用Flash ROM。第第3 3章章 存儲(chǔ)器存儲(chǔ)器2存儲(chǔ)器的性能指標(biāo)（1）存儲(chǔ)容量。這是存儲(chǔ)器的一個(gè)重要指標(biāo)，通常用該存儲(chǔ)器所能存儲(chǔ)的字?jǐn)?shù)及其字長的乘積來表示，即：存儲(chǔ)容量 = 字?jǐn)?shù) 字長存儲(chǔ)容量越大，能存的信息就越多，其功能越強(qiáng)。（2）速度。衡量存儲(chǔ)器速度指標(biāo)的參數(shù)有： 1）存取時(shí)間TA ：指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，例如，從發(fā)讀命令到將數(shù)據(jù)讀出為止。存取時(shí)間取決于存儲(chǔ)介質(zhì)的物理特征及所使用的讀出機(jī)構(gòu)類型。 2）存取周期時(shí)間TM ：把兩個(gè)

12、獨(dú)立的存儲(chǔ)操作之間的最短延遲時(shí)間，定義為存取周期，它表征存儲(chǔ)器的工作速度。常用的存取周期單位是微秒和毫微秒級(jí)。顯然，TMTA。 存儲(chǔ)器的速度是一個(gè)很重要的指標(biāo)，當(dāng)然是越快越好，但速度較快的存儲(chǔ)器通常功耗大，集成度低，因而成本較高，要根據(jù)系統(tǒng)的要求統(tǒng)籌考慮。第第3 3章章 存儲(chǔ)器存儲(chǔ)器（3）功耗。功耗是一個(gè)不可忽視的問題，它反映了存儲(chǔ)器耗電的多少，同時(shí)也反映了發(fā)熱的程度。半導(dǎo)體存儲(chǔ)器的功耗包括“維持功耗”和“操作功耗”，應(yīng)在保證速度的前提下盡可能地減小功耗，特別要減小“維持功耗”。（4）可靠性。可靠性一般是指存儲(chǔ)器對電磁場及溫度等變化的抗干擾能力。通常用平均無故障時(shí)間MTBF（Mean Time

13、 Between Failures）來衡量可靠性，MTBF可以理解為兩次故障之間的平均時(shí)間間隔，間隔越長，可靠性越高。半導(dǎo)體存儲(chǔ)器由于采用大規(guī)模集成電路，可靠性較高，平均無故障間隔時(shí)間為幾千小時(shí)以上。（5）集成度。集成度是指在一片數(shù)平方毫米的芯片上能集成多少個(gè)基本存儲(chǔ)電路，每個(gè)基本存儲(chǔ)電路存儲(chǔ)一個(gè)二進(jìn)制位，所以集成度常表示為位/片。集成度關(guān)系到存儲(chǔ)器的容量，所以也是一個(gè)重要的指標(biāo)（6）性能價(jià)格比。存儲(chǔ)器的性能包括前面幾項(xiàng)指標(biāo)，存儲(chǔ)器成本在計(jì)算機(jī)成本中占有很大比重。因此，降低存儲(chǔ)器成本，可降低計(jì)算機(jī)造價(jià)。性能價(jià)格比是一個(gè)綜合性指標(biāo)，它反映了存儲(chǔ)器選擇方案的優(yōu)劣。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.2

14、 隨機(jī)存取存儲(chǔ)器（RAM）3.2.1 靜態(tài)RAM（SRAM）1SRAM組成 不管是RAM還是ROM，其基本的存儲(chǔ)電路存儲(chǔ)一位二進(jìn)制信息。芯片內(nèi)部由若干位（通常1、4或8位）組成一個(gè)基本存儲(chǔ)單元。基本存儲(chǔ)單元按一定的規(guī)律組合起來，一般按矩陣方式排列，構(gòu)成存儲(chǔ)體。 SRAM（Static RAM）采用觸發(fā)器（Flip-Flop）電路構(gòu)成一個(gè)二進(jìn)制位信息的存儲(chǔ)電路。其內(nèi)部除存儲(chǔ)體外，還有地址譯碼驅(qū)動(dòng)電路、控制邏輯電路和三態(tài)雙向緩沖器等。圖5-2是10241的SRAM結(jié)構(gòu)示意圖。第第3 3章章 存儲(chǔ)器存儲(chǔ)器圖3-2 SRAM結(jié)構(gòu)示意圖310地址反相器X譯碼器驅(qū)動(dòng)器A0A5A6A7A8A9輸出3232=

15、1024存儲(chǔ)單元I/O電路Y譯碼器地址反相器三態(tài)雙向緩沖器控制電路R/W CS輸入A1A2A3A43131第第3 3章章 存儲(chǔ)器存儲(chǔ)器（1）地址譯碼電路。地址譯碼器接受來自CPU的地址信號(hào)，并產(chǎn)生地址譯碼信號(hào)，以便選中存儲(chǔ)矩陣中某存儲(chǔ)單元，使其在存儲(chǔ)器控制邏輯的控制下進(jìn)行讀/寫操作。圖5-3中把地址劃分成兩組：行地址和列地址，每組地址分別譯碼，兩組譯碼輸出信號(hào)共同選擇某個(gè)存儲(chǔ)單元電路。（2）控制邏輯電路。接受來自CPU或外部電路的控制信號(hào)，經(jīng)過組合變換后，對存儲(chǔ)、地址譯碼驅(qū)動(dòng)電路和三態(tài)雙向緩沖器進(jìn)行控制，控制對選中的單元進(jìn)行讀寫操作。（3）三態(tài)雙向緩沖器。使系統(tǒng)中各存儲(chǔ)器芯片的數(shù)據(jù)輸入/輸出端

16、能方便地掛接到系統(tǒng)數(shù)據(jù)總線上。對存儲(chǔ)器芯片進(jìn)行讀寫操作時(shí)，存儲(chǔ)器芯片的數(shù)據(jù)線與系統(tǒng)數(shù)據(jù)總線經(jīng)三態(tài)雙向緩沖器傳送數(shù)據(jù)。不對存儲(chǔ)器進(jìn)行讀寫操作時(shí)，三態(tài)雙向緩沖器對系統(tǒng)數(shù)據(jù)總線呈現(xiàn)高阻狀態(tài)，該存儲(chǔ)芯片完全與系統(tǒng)數(shù)據(jù)總線隔離。第第3 3章章 存儲(chǔ)器存儲(chǔ)器2SRAM存儲(chǔ)芯片Intel 2114 2114SRAM的容量是10244 = 4Kb，即其基本存儲(chǔ)單元是4位，共1024個(gè)存儲(chǔ)單元。這些單元排列成64行64列。它的構(gòu)成和管腳如圖5-3所示。它的引腳有：片選引腳，當(dāng)為低電平時(shí)，該芯片被選中。讀/寫控制引腳。當(dāng)引腳為高電平時(shí)，對選中的單元進(jìn)行讀出，當(dāng)引腳為低電平時(shí)，對選中的單元進(jìn)行寫入。數(shù)據(jù)的輸入和輸出

17、，采用雙向數(shù)據(jù)總線，有I/O0I/O3共4根數(shù)據(jù)線引腳。單向地址總線A0A9，共10根地址引腳，可以在210 = 1024個(gè)單元中任選一單元。地址信號(hào)在芯片內(nèi)分為二組分別譯碼，分別為行選和列選，其中64 個(gè)行地址譯碼輸出的每根選擇一行，16根列地址譯碼輸出信號(hào)每根選中4b的讀寫信息。第第3 3章章 存儲(chǔ)器存儲(chǔ)器圖5-3 2114SRAM的結(jié)構(gòu)與引腳2114A6A5A4A3A0A1A2CSGND123456789VCCA8A9I/O0I/O1I/O2I/O3R / WA71817161514131211100行選A4A0A1A2A364行64列存儲(chǔ)單元列I/O電路列選輸入數(shù)據(jù)控制R/WCSA5A

18、6A7A863063A9I/O0I/O1I/O2I/O3&第第3 3章章 存儲(chǔ)器存儲(chǔ)器36264SRAM 該芯片的容量為8K8b，引腳如圖3-4所示。（1）A0A12 地址線。共13根，可以在8192個(gè)存儲(chǔ)單元中任意選中一個(gè)。（2）I/O1I/O8 數(shù)據(jù)線。共8根，它們都是輸入輸出的三態(tài)總線。（3）控制信號(hào)。 1）：寫入允許，通常與CPU的信號(hào)相連接。 2）：讀出允許，通常與CPU的信號(hào)相連接。字選線數(shù)據(jù)線T1CSCD圖5-5 單管動(dòng)態(tài)存儲(chǔ)單元 3）、CS2 ：片選信號(hào)輸入引腳，與譯碼器輸出相連。第第3 3章章 存儲(chǔ)器存儲(chǔ)器NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GN

19、DVCCA8A9A11OEA10I/O7I/O6I/O5I/O4I/O3WECS1CS2圖3-4 6264的引腳123456789101112131428272625242322212019181716156264第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.2.2 動(dòng)態(tài)DRAM（DRAM）1DRAM組成常用的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM有三管動(dòng)態(tài)存儲(chǔ)單元或單管動(dòng)態(tài)存儲(chǔ)單元兩種，以單管動(dòng)態(tài)存儲(chǔ)單元為例，如圖5-5所示，它由T1管和寄生電容CS構(gòu)成。寫入信息時(shí)，字選擇線為1，T1導(dǎo)通，寫入數(shù)據(jù)由位線（數(shù)據(jù)線）存入CS中。讀出信息時(shí)，字選擇線為1，存入CS中的電荷通過導(dǎo)通的T1輸出到數(shù)據(jù)線上，再經(jīng)過讀出放大器輸出。字

20、選線數(shù)據(jù)線T1CSCD圖3-5 單管動(dòng)態(tài)存儲(chǔ)單元第第3 3章章 存儲(chǔ)器存儲(chǔ)器24164DRAM芯片 4164是64K1b的DRAM芯片，結(jié)構(gòu)如圖5-6所示。數(shù)據(jù)輸出緩沖器數(shù)據(jù)輸入緩沖器寫允許時(shí)鐘緩沖器8位地址鎖存器A7A0CAS128個(gè)讀出放大器128個(gè)讀出放大器128個(gè)讀出放大器128個(gè)讀出放大器128128存儲(chǔ)器陣列128128存儲(chǔ)器陣列128128存儲(chǔ)器陣列128128存儲(chǔ)器陣列1/2列譯碼器（0127）1/2列譯碼器（0127）1/2行譯碼器（0127）1/2行譯碼器(0127)14I/O控制列時(shí)鐘緩沖器行時(shí)鐘緩沖器DOUTDINRASWE圖5-6 4164的引腳和內(nèi)部結(jié)構(gòu)第第3 3章

21、章 存儲(chǔ)器存儲(chǔ)器4164內(nèi)部有： 地址鎖存器，由8位行地址鎖存器和8位列地址鎖存器組成； 65536個(gè)存儲(chǔ)單元采用陣列結(jié)構(gòu)，分4個(gè)區(qū)，每個(gè)區(qū)有128行128列的存儲(chǔ)陣列，配有128個(gè)讀出放大器。當(dāng)引腳出現(xiàn)有效低電平時(shí)，把地址引腳A7A0上的行地址鎖存入行地址鎖存器，在低電平期間，行地址鎖存器中的低7位地址信息A6A0送入行地址譯碼器。譯碼后，行譯碼器的輸出信號(hào)同時(shí)選中4個(gè)區(qū)中存儲(chǔ)器陣列中的一行，每行共128個(gè)單元，共選中4行，每區(qū)一行被選中，所以共有512個(gè)單元被選中。在被選中的行里，各個(gè)存儲(chǔ)單元與讀出放大器接通，讀出放大器的輸出返回到存儲(chǔ)單元中（稱為重寫）。 4164每接到一次有效信號(hào)，就有

22、512個(gè)被選中的存儲(chǔ)電路的信息進(jìn)行讀出放大。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 在行地址鎖存完成后，與4164內(nèi)部進(jìn)行讀出操作的同時(shí)，地址引腳的地址更換為列地址。列地址信息穩(wěn)定后，信號(hào)變?yōu)榈碗娖剑蚜械刂锋i存入列地址鎖存器。同樣，低電平期間，列地址鎖存器中的低7位地址A6A0送入列地址譯碼器。列地址譯碼后，列譯碼器的輸出信號(hào)選中一個(gè)讀出放大器與I/O控制電路接通，4個(gè)區(qū)同時(shí)選中，所以共有4個(gè)讀出放大器與I/O控制電路接通。行地址鎖存器的最高位（A7）和列地址鎖存器的最高位（A7）送到I/O控制電路，選擇4個(gè)放大器的一個(gè)與外界交換數(shù)據(jù)。 數(shù)據(jù)是從被選中的單元讀出還是寫入，取決于信號(hào)電平。當(dāng)為低電平時(shí)，

23、DIN引腳上的數(shù)據(jù)通過數(shù)據(jù)輸入緩沖器，寫入A15A0 16位地址信息所指定的單元中，而當(dāng)為高電平時(shí)，從16位地址信息所指定的存儲(chǔ)單元中讀出數(shù)據(jù)，通過數(shù)據(jù)輸出緩沖器送上DOUT引腳。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3DRAM的刷新 DRAM芯片的基本存儲(chǔ)電路結(jié)構(gòu)十分簡單，一個(gè)位信息（bit）基本上用一個(gè)電容來存放。由于電容的容量不大，會(huì)隨時(shí)間而失去其部分電荷，在幾毫秒后DRAM儲(chǔ)存的資料就會(huì)隨電荷的消失而消失。所以DRAM 中存儲(chǔ)的信息需要定時(shí)刷新（Refresh）。刷新是指將存儲(chǔ)單元的內(nèi)容原樣再寫入一次，而不是將所有單元都清0。 例如，DRAM芯片4164的刷新周期是2ms，與其配套使用的外部刷新

24、電路常用8203刷新控制器充當(dāng)。8203是一個(gè)集刷新定時(shí)、刷新地址計(jì)數(shù)以及完成地址切換的多路轉(zhuǎn)換器為一體的DRAM刷新控制器。刷新期間，由外部刷新電路控制，每次刷新一行（512個(gè)存儲(chǔ)單元），因此一片4164的64Kb需要128次才能刷新完一遍。為保證2ms內(nèi)所有單元都能刷新到，要求每次刷新操作的間隔不大于2ms/128，為15.6s。第第3 3章章 存儲(chǔ)器存儲(chǔ)器4微機(jī)中的DRAM 動(dòng)態(tài)RAM除了要求配置刷新控制電路外，另一個(gè)缺點(diǎn)是在刷新周期中不能進(jìn)行讀寫操作。如果發(fā)出讀寫請求時(shí)，正好處于刷新周期，那么讀寫請求就要延時(shí)響應(yīng)。盡管如此，目前微型計(jì)算機(jī)的存儲(chǔ)器主要還是用動(dòng)態(tài)RAM，原因在于它的高位密

25、度、低功耗及價(jià)格低廉，靜態(tài)RAM一般用于高速緩存（Cache Memory）中。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 從接口形式上分，RAM有早期使用的雙列直插式封裝DIP（Double In line Package）RAM，后來多采用單在線存儲(chǔ)模塊SIMM（Single In line Memory Module）RAM和當(dāng)前最流行的DIMM（Dual In line Memory Module）RAM。現(xiàn)Pentium級(jí)主板一般都提供SIMM和DIMM兩種RAM插槽，而P級(jí)主板往往只提供DIMM內(nèi)存插槽。 內(nèi)存模塊有統(tǒng)一引線標(biāo)準(zhǔn)30線與72線SIMM模塊及168線與200線DIMM模塊，分別用于

26、不同檔次計(jì)算機(jī)。30線SIMM模塊要求每一個(gè)插槽都必須插有相同容量模塊。72線SIMM模塊數(shù)據(jù)寬度為32位，在486計(jì)算機(jī)上可每個(gè)插槽為一組，因奔騰級(jí)計(jì)算機(jī)有64位內(nèi)存數(shù)據(jù)線，仍需兩個(gè)插槽為一組。168線DIMM模塊內(nèi)存條為目前使用較多的內(nèi)存條，其特點(diǎn)是在長度增加不多而模塊數(shù)據(jù)總線寬度增加一倍。DIMM內(nèi)存條可單條使用，不同容量的標(biāo)準(zhǔn)條可以混用。 衡量DRAM的重要指標(biāo)是RAM芯片的存取時(shí)間，通常用單位納秒（ns）表示。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.3 只讀存儲(chǔ)器（ROM）3.3.1固定掩膜式ROM 固定掩膜ROM的每個(gè)存儲(chǔ)單元由單管構(gòu)成，因此集成度較高。存儲(chǔ)單元的編程是在生產(chǎn)過程中，由生產(chǎn)

27、廠家用一掩膜確定是否將單管電極金屬化接入電路，未金屬化的位存“1”，否則存“0”。 這類ROM的編程（信息的寫入）只能由器件制造廠在生產(chǎn)時(shí)定型，若要修改，則只能在生產(chǎn)廠重新定做新的掩膜，用戶無法自己操作編程。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.3.2可編程ROM（PROM） PROM與固定掩膜ROM相比，它允許用戶自己編寫一次程序。在PROM中，常采用二極管或雙極型三極管作存儲(chǔ)單元。管子的反射極上串接有可熔性金屬絲，該熔絲的完好與否，決定該信息的狀態(tài)。出廠時(shí)，所有熔絲是完整的，管子將位線與字線連通，表示存有“0”信息，因此，新出廠的PROM芯片應(yīng)為全“0”狀態(tài)。用戶編程時(shí)，在脈沖的作用下，使熔絲斷

28、開，該位由“0”變?yōu)椤?”狀態(tài)，實(shí)現(xiàn)了信息的寫入。用戶只要控制該往哪些位寫“1”，便可實(shí)現(xiàn)對PROM的編程。由于熔絲燒斷之后無法恢復(fù)，所以，PROM芯片只能進(jìn)行一次編程。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.3.3擦除可編程ROM（EPROM）2764是可用紫外光擦除，可編程的ROM（EPROM）。2764芯片有28個(gè)引腳，如圖3-7所示。1）A0A12 ：地址線，共13條。2）D0D7 ：8位數(shù)據(jù)線。由此可知2764的容量為：213 = 8KB = 8K8b3）VCC ：電源，接+5V。4）GND：地線。5）VPP ：工作方式電壓。+5V時(shí)為讀數(shù)方式；+25V時(shí)為編程方式。6）：片選引腳。7）：編

29、程信號(hào)引腳，要對某單元寫入時(shí)，應(yīng)對該引腳輸入一個(gè)寬度為50ms的正脈沖。8）：輸出允許信號(hào)引腳，低電平有效，當(dāng)其有效時(shí)，所存儲(chǔ)的數(shù)據(jù)可讀出。VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCA8A9A11OEA10D7D6D5D4D3PGMCENC圖3-7 2764的引腳12345678910111213142827262524232221201918171615第第3 3章章 存儲(chǔ)器存儲(chǔ)器 EPROM有4種工作方式：讀、編程、校驗(yàn)和禁止編程，見表3-1。表3-1 2764工作方式第第3 3章章 存儲(chǔ)器存儲(chǔ)器 在讀方式下，VPP接+5V，從地址線A12A0輸入所選單元的地址，

30、和端為低電平時(shí)，數(shù)據(jù)線上出現(xiàn)所尋址單元的數(shù)據(jù)。注意芯片允許信號(hào)必須在地址穩(wěn)定后有效。 在編程方式下，VPP接+12V，從A12A0端輸入要編程單元的地址，在D7D0端輸入編程數(shù)據(jù)。在端加上編程脈沖（寬度為50ms的TTL高電平脈沖），即可實(shí)現(xiàn)寫入。注意，必須在地址和數(shù)據(jù)穩(wěn)定后，才能加上編程脈沖。 校驗(yàn)方式總是和編程方式配合使用，每次寫入1個(gè)字節(jié)數(shù)據(jù)后，緊接著將寫入的數(shù)據(jù)讀出，檢查已寫入的信息是否正確。禁止編程方式下，禁止將數(shù)據(jù)線上的內(nèi)容寫入EPROM。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.3.4電可擦除編程ROM（E2PROM） 紫外光擦除EPROM，在使用時(shí)，須從電路板上拔下，在專用紫外線擦除器中

31、擦除，另外，EPROM可被擦除后重寫的次數(shù)也是有限的，一塊芯片往往使用時(shí)間不太長。 E2PROM則是一種不用從電路板上拔下，而在線直接用電信號(hào)進(jìn)行擦除的EPROM芯片。它可在加電情況下擦除存儲(chǔ)器的全部或某一部分內(nèi)容，然后在電路上直接改寫其擦除過的單元內(nèi)容。E2PROM的內(nèi)部電路與EPROM電路類似，但其FAMOS中的結(jié)構(gòu)進(jìn)行了一些調(diào)整，在浮柵上增加了一個(gè)遂道二極管，在編程時(shí)可以使電荷通過它流向浮柵，而擦除時(shí)可使電荷通過它流向漏極，它不需要紫外光激發(fā)放電，即擦除和編程只須加電就可以完成了，且寫入的電流很小。對其進(jìn)行的編程也是操作，因此它的必定步驟簡單，其他性能與EPROM類似。第第3 3章章 存

32、儲(chǔ)器存儲(chǔ)器3.3.5閃速存儲(chǔ)器 閃速存儲(chǔ)器（Flash Memory）是一種新型半導(dǎo)體存儲(chǔ)器，由于它具有非易失性、電擦除性和低成本特點(diǎn)，所以對于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入性應(yīng)用是一種理想的存儲(chǔ)器，而它在固有性能和成本方面也有較明顯優(yōu)勢。 Intel公司的ETOX（EPROM溝通氧化物）閃速存儲(chǔ)器是以單晶體EPROM單元為基礎(chǔ)的。因此，它具有非易失性，在斷電時(shí)也能保留存儲(chǔ)內(nèi)容，這使它優(yōu)于需要持續(xù)供電來存儲(chǔ)信息的易失性存儲(chǔ)器，如動(dòng)態(tài)RAM。閃速存儲(chǔ)器的單元結(jié)構(gòu)和具有的EPROM基本特性使其的制造特別經(jīng)濟(jì)，在密度增加時(shí)保持可測性，并具有可靠性，這幾方面綜合起來的優(yōu)勢是目前其他半導(dǎo)體存儲(chǔ)器技術(shù)所無法

33、比擬的。 與EPROM只能通過紫外線照射實(shí)施擦除的特點(diǎn)不同，閃速存儲(chǔ)器可實(shí)現(xiàn)大規(guī)模電擦除。閃速存儲(chǔ)器的擦除功能可迅速地清除整個(gè)器件中的所有內(nèi)容，這一點(diǎn)優(yōu)于傳統(tǒng)的可修改字串的E2PROM。Intel的ETOX處理制造出的器件可重復(fù)使用，可被擦除和重新編程幾十萬次而不會(huì)失效。第第3 3章章 存儲(chǔ)器存儲(chǔ)器128F256A256K（32K8）CMOS閃速存儲(chǔ)器 Intel公司的28F256A CMOS閃速存儲(chǔ)器是一種經(jīng)濟(jì)、可靠的讀寫隨機(jī)存取非易失存儲(chǔ)器。28F256A在原有的EPROM技術(shù)上增加了電擦除和重新編程功能。存儲(chǔ)器內(nèi)容在下列情況下均可被重新寫入：在測試管座上；在PROM編程器插口；在局部裝配

34、后的測試電路板上；終測時(shí)在系統(tǒng)內(nèi)部；售后在系統(tǒng)內(nèi)部。28F256A提高了存儲(chǔ)靈活性，并節(jié)省了時(shí)間和費(fèi)用。 在Intel的ETOX處理工藝中特別進(jìn)行了擴(kuò)展擦除和編程徨能力的設(shè)計(jì)。通過先進(jìn)的氧化物處理、最優(yōu)的溝道貫穿結(jié)構(gòu)以及弱電場的綜合運(yùn)用實(shí)現(xiàn)了優(yōu)于傳統(tǒng)EPROM的可重復(fù)使用能力。在VPP達(dá)到12V時(shí)，28F256A至少能夠在快速脈沖編程和快速擦除算法的時(shí)限范圍內(nèi)完成10000次的擦除和編程循環(huán)。第第3 3章章 存儲(chǔ)器存儲(chǔ)器28F256A的主要電氣特性為：（1）快速電擦除：整片擦除時(shí)間的典型值為1s。（2）快速脈沖編程算法：10s標(biāo)準(zhǔn)字節(jié)編程；0.5s 編程。（3）編程電壓：12V5VPP。（4）

35、高性能讀操作：120ns最長訪問時(shí)間。（5）CMOS低功耗：10mA標(biāo)準(zhǔn)有功電流；50A標(biāo)準(zhǔn)等待電流；OW數(shù)據(jù)保持功能。（6）ETOX閃速非易失工藝：EPROM兼容工藝基礎(chǔ)，批量生產(chǎn)。第第3 3章章 存儲(chǔ)器存儲(chǔ)器2閃速存儲(chǔ)器的應(yīng)用及主要特點(diǎn) 閃速存儲(chǔ)器展示出了一種全新的個(gè)人計(jì)算機(jī)存儲(chǔ)器技術(shù)。作為一種高密度、非易失的讀寫半導(dǎo)體技術(shù)，它特點(diǎn)適合作固態(tài)磁盤驅(qū)動(dòng)器；或以低成本和高可靠性替代電池支持的靜態(tài)RAM。由于便攜式系統(tǒng)既要求低功耗、小尺寸和耐久性，又要保持高性能和功能的完整，該技術(shù)的固有優(yōu)勢就十分。它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性。第第3 3章章 存儲(chǔ)器存儲(chǔ)器閃速存儲(chǔ)器的主要特點(diǎn)

36、為：（1）固有的非易失性。它不同于靜態(tài)RAM，不需要備用電池來確保數(shù)據(jù)存留，也不需要磁盤作為動(dòng)態(tài)RAM的后備存儲(chǔ)器。（2）經(jīng)濟(jì)的高密度。Intel的1M位閃速存儲(chǔ)器的成本按每位計(jì)，要比靜態(tài)RAM低一半以上（不包括靜態(tài)RAM電池的額外花費(fèi)和占用空間）。閃速存儲(chǔ)器的成本僅比容量相同的動(dòng)態(tài)RAM稍高，但卻節(jié)省了輔助（磁盤）存儲(chǔ)器的額外費(fèi)用和空間。（3）可直接執(zhí)行。由于省去了磁盤到RAM的加載步驟，查詢或等待時(shí)間僅決定于閃速存儲(chǔ)器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動(dòng)。（4）固態(tài)性能。閃速存儲(chǔ)器是一種低功耗、高密度且沒有移動(dòng)部分的半導(dǎo)體技術(shù)。便攜式計(jì)算機(jī)不再需要消耗電池以維持磁盤驅(qū)動(dòng)器

37、進(jìn)行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔(dān)心工作條件變壞時(shí)磁盤會(huì)發(fā)生故障。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.4 存儲(chǔ)器與CPU的連接3.4.1 連接中應(yīng)考慮的問題進(jìn)行存儲(chǔ)器與CPU連接時(shí)應(yīng)考慮如下幾個(gè)問題：1CPU引腳的負(fù)載能力 在小型系統(tǒng)中，有時(shí)用CPU引腳直接驅(qū)動(dòng)系統(tǒng)總線。連接的設(shè)備不多時(shí)，CPU可以驅(qū)動(dòng)小型的存儲(chǔ)器子系統(tǒng)。但當(dāng)CPU和大量的ROM、RAM連接使用或擴(kuò)展成一個(gè)多插件系統(tǒng)時(shí)，就必須用接入總線驅(qū)動(dòng)器等方法增加CPU總線驅(qū)動(dòng)能力。數(shù)據(jù)總線需要接入雙向驅(qū)動(dòng)器，例如74LS245。控制總線可接單向驅(qū)動(dòng)器， 如74LS244。地址總線已由地址鎖存/緩沖器驅(qū)動(dòng)，不再需要另加器件

38、。第第3 3章章 存儲(chǔ)器存儲(chǔ)器2CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問題 選擇存儲(chǔ)器芯片時(shí)，應(yīng)考慮與CPU速度的匹配問題。CPU嚴(yán)格按照存儲(chǔ)器讀寫周期的時(shí)序進(jìn)行讀寫操作。當(dāng)存儲(chǔ)器速度跟不上CPU要求的速度時(shí)，存儲(chǔ)器子系統(tǒng)應(yīng)具備控制READY信號(hào)的能力。3存儲(chǔ)器地址分配和片選問題 內(nèi)存通常分為RAM和ROM兩大部分，它們各自有不同的地址空間。存儲(chǔ)器子系統(tǒng)總是由許多芯片組成，這就有一個(gè)如何產(chǎn)生片選信號(hào)的問題。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.4.2 存儲(chǔ)器容量擴(kuò)展 存儲(chǔ)器的總?cè)萘客ǔ１葐蝹€(gè)芯片容量大得多，所以要用多個(gè)芯片進(jìn)行組合，即在字向和位向兩方向進(jìn)行擴(kuò)充才能滿足存儲(chǔ)器的容量要求。1位擴(kuò)展 位

39、擴(kuò)展是指存儲(chǔ)器芯片的位數(shù)不能滿足讀寫的基本要求，需進(jìn)行位的擴(kuò)充。位擴(kuò)充時(shí)將多個(gè)存儲(chǔ)芯片的地址、片選、讀/寫端相應(yīng)并聯(lián)，數(shù)據(jù)端單獨(dú)引出，各自連接到不同的數(shù)據(jù)總線上。第第3 3章章 存儲(chǔ)器存儲(chǔ)器如圖3-8所示，由8片容量為1K1b芯片擴(kuò)充為1KB的存儲(chǔ)器，每個(gè)芯片有10根地址線引腳。系統(tǒng)地址總線低十位的每一根接至8個(gè)芯片的同一個(gè)地址引腳；每個(gè)芯片有1根數(shù)據(jù)線，每根系統(tǒng)數(shù)據(jù)線與一個(gè)芯片的數(shù)據(jù)線單獨(dú)連接；8個(gè)芯片公用一個(gè)片選與讀寫控制線（圖5-8中未畫出）。A0D0A9I/OI/OI/OI/OI/OI/OI/OI/OD7123456781K1b圖3-8 存儲(chǔ)器位擴(kuò)展第第3 3章章 存儲(chǔ)器存儲(chǔ)器2字?jǐn)U展

40、 存儲(chǔ)器芯片的地址空間不能滿足存儲(chǔ)器子系統(tǒng)需要時(shí)，要進(jìn)行字?jǐn)U展。連接時(shí)將芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，由不同的片選信號(hào)來區(qū)分各個(gè)芯片所占據(jù)的不同地址范圍。如圖3-9所示，用16K8b芯片組合成64KB存儲(chǔ)器。此時(shí)需要4個(gè)芯片，數(shù)據(jù)總線D0D7與各片的數(shù)據(jù)引腳相連，地址總線的低位地址A0A13與芯片的14位地址引腳相連，高位地址A14、A15經(jīng)過譯碼器產(chǎn)生的選擇信號(hào)和各芯片的片選端相連。 圖3-9 存儲(chǔ)器字?jǐn)U展CS2CS0CS1CS3A0A13A14A15D016K8bCED7 D016K8bCED7 D016K8bCED7 D0A0A13A0A13A0A132-4譯碼器16K8bCE

41、D7 D0A0A13D7M / IO第第3 3章章 存儲(chǔ)器存儲(chǔ)器3字位擴(kuò)展 有時(shí)，存儲(chǔ)器需要字向和位向同時(shí)擴(kuò)充。一個(gè)存儲(chǔ)器子系統(tǒng)的容量為MN b，若使用LK b存儲(chǔ)器芯片，那么，這個(gè)存儲(chǔ)器子系統(tǒng)系統(tǒng)共需要個(gè)存儲(chǔ)芯片。例如，需要存儲(chǔ)容量是1K16b，采用Intel15101，其容量是2564b，則要求片數(shù)為16。具體連接方法是，先參考圖5-7用4個(gè)（N/K）芯片進(jìn)行位擴(kuò)展，構(gòu)成25616b存儲(chǔ)容量，再以此為一組進(jìn)行字向擴(kuò)展，擴(kuò)展4（M/L）組，構(gòu)成1K16b存儲(chǔ)容量。第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.4.3 存儲(chǔ)器的地址選擇 存儲(chǔ)器地址的選擇由存儲(chǔ)器片選信號(hào)的連接決定。片選信號(hào)的產(chǎn)生有：線選方式（

42、任取一根存儲(chǔ)器內(nèi)部尋址線以外的高位地址線為片選線）和譯碼方式（取全部或部分存儲(chǔ)器內(nèi)部尋址線以外的高位地址線，通過地址譯碼器產(chǎn)生片選信號(hào)）。 例如，Inter2114芯片容量是1K4b，2114的內(nèi)部尋址線就是A9A0，共10根。若與8088CPU相連接，則A19A10這10根地址線為高位地址線。如果取A19A10中任一根地址線作為2114的片選信號(hào)線，這種方式就叫線選方式；如果取A19A10中全部或部分地址線通過地址譯碼器產(chǎn)生2114的片選信號(hào)就叫譯碼方式。對于譯碼方式，如果取全部高位地址A19 A10進(jìn)行地址譯碼稱為全譯碼，如果取部分地址線進(jìn)行地址譯碼則稱為部分譯碼。 下面舉例說明RAM與C

43、PU兩種方式的連接。第第3 3章章 存儲(chǔ)器存儲(chǔ)器1線選方式 采用線選法時(shí)，一般低位地址線用于芯片內(nèi)部地址單元的選擇，高位地址線用作線選。線選法的優(yōu)點(diǎn)是連接簡單，片選信號(hào)的產(chǎn)生不需要復(fù)雜的邏輯電路，只用一條地址線與（或）的簡單組合就可產(chǎn)生有效的。例如，某一計(jì)算機(jī)系統(tǒng)，共有16條地址，現(xiàn)只需接入1KB的RAM和1KB的ROM。可以確定，RAM和ROM都需要10根地址線來選擇芯片內(nèi)部不同的地址單元，可將A0A9。同時(shí)連接到RAM和ROM 芯片的地址線引腳。設(shè)地址范圍要求：ROM為0000H03FFH、RAM為0400H07FFH，可用A10作片選，如圖3-10所示。圖3-10 線選方式下的片選信號(hào)產(chǎn)

44、生電路至RAM的CS至ROM的CSM / IOA10&第第3 3章章 存儲(chǔ)器存儲(chǔ)器 若用A11作為片選信號(hào)，則ROM的地址范圍不變，而RAM的地址范圍會(huì)變?yōu)?800H0BFFH，這樣ROM和RAM的地址就不連續(xù)了。同理，用A12A15中任一條作片選，ROM和RAM的地址都會(huì)有間隙，并且將增大。另外，當(dāng)非片選信號(hào)A11A15的取值不全為0時(shí)（地址在0000H07FFH以外），仍能選中上述芯片進(jìn)行讀寫，也就是說，有多個(gè)地址對應(yīng)存儲(chǔ)器的同一個(gè)地址單元，稱為地址的多義性。地址的多義性是由于譯碼電路未對這些高位地址線進(jìn)行管理而產(chǎn)生，但只要程序能保證所使用的地址不超過實(shí)際的存儲(chǔ)器地址空間，系統(tǒng)是可以正常的

45、工作的。 線選法會(huì)導(dǎo)致地址的不連續(xù)性和多義性，同時(shí)會(huì)浪費(fèi)許多地址空間，僅僅在極小系統(tǒng)和實(shí)驗(yàn)中使用。第第3 3章章 存儲(chǔ)器存儲(chǔ)器2譯碼方式 需要多個(gè)片選信號(hào)時(shí)，一般采用專門用于譯碼的中規(guī)模集成電路，例如74LS154四十六譯碼器，74LS138三八譯碼器，74LS155、74LS139雙二四譯碼器等。圖3-11給出了74LS138譯碼器引腳及譯碼輸出真值表。G1 74LS138ABCGNDVCCY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2B18914第第3 3章章 存儲(chǔ)器存儲(chǔ)器 74LS138譯碼器的G1、G2B、G2A為控制端，組合成100時(shí)才進(jìn)行譯碼，輸入端C、B、A三位為000111中的

46、某一個(gè)組合時(shí)，一個(gè)譯碼輸出端為0，其余輸出端為1。 譯碼方式又分為部分譯碼和全部譯碼兩種。部分譯碼方式是將高位地址線中的幾位經(jīng)過譯碼后作為片選控制信號(hào)，它的可尋址空間比線選法范圍大，但比全譯碼方式的地址空間要小，并且也會(huì)有多義性，因此經(jīng)常用于較小的微機(jī)系統(tǒng)中。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 全譯碼方式將高位地址線全部作為譯碼器的輸入，用譯碼器的輸出作為片選信號(hào)。在這種尋址方式中，低位地址線用作芯片的內(nèi)部地址，與芯片的地址輸入端直接相連；高位地址線都連入譯碼電路，用來生成片選信號(hào)。這樣，所有的地址線均參與片內(nèi)或片外的地址譯碼，就不會(huì)產(chǎn)生地址的多義性和不連貫性。例如，某8088CPU微機(jī)的RAM子系

47、統(tǒng)，由8片容量為8KB的6264芯片構(gòu)成。設(shè)此RAM系統(tǒng)的地址區(qū)域?yàn)镃0000HCFFFFH。利用74LS138作地址譯碼器，采用全譯碼方式，則地址譯碼器的連接如圖3-12所示。Y274LS138ABCY3Y6Y0Y4Y7G1G2AG2BA13A14A15A16A17A18A19M/ IOCS0: C0000HC1FFFHCS1: C2000HC3FFFH地址范圍CS2: C4000HC5FFFHCS3: C6000HC7FFFHCS4: C8000HC9FFFHCS5: CA000HCBFFFHCS6: CC000HCDFFFHCS7: CE000HCFFFFH圖3-12 全譯碼方式地址譯碼

48、器的連接&Y1Y5第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.4.4 8086 CPU與主存儲(chǔ)器的連接1連接的原則 進(jìn)行讀寫操作時(shí)，首先由地址總線給出地址信號(hào)，然后再發(fā)出有關(guān)進(jìn)行讀/寫操作的控制信號(hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交流。存儲(chǔ)器與CPU連接時(shí)，應(yīng)遵循三條總線對應(yīng)連接的總原則，即存儲(chǔ)器芯片的地址線、數(shù)據(jù)線和控制線分別與CPU的地址總線、數(shù)據(jù)總線和相應(yīng)控制線連接。28086CPU與主存儲(chǔ)器的連接 與8086CPU相連的存儲(chǔ)器，從硬件的角度看是由2個(gè)512KB的存儲(chǔ)體組成的，分別稱為低位（偶地址）存儲(chǔ)體和高位（奇地址）存儲(chǔ)體，用A0和信號(hào)分別選擇兩個(gè)存儲(chǔ)體，用A19A1用作存儲(chǔ)體體內(nèi)的地址。A0=0時(shí)選

49、中偶地址存儲(chǔ)體，它的數(shù)據(jù)線連到數(shù)據(jù)總線低8b，即D7D0=0時(shí)選中奇地址存儲(chǔ)體，它的數(shù)據(jù)線連到數(shù)據(jù)總線高8b，即D15D8。若讀寫一個(gè)字，A0和均為0，兩個(gè)存儲(chǔ)體全選中。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 8086CPU與存儲(chǔ)器芯片連接的控制信號(hào)主要有讀信號(hào)、寫信號(hào)、存儲(chǔ)器或I/O選擇信號(hào)、準(zhǔn)備好信號(hào)READY。圖3-13是一個(gè)存儲(chǔ)器與8086 CPU連接的例子。用8K8b的6264 RAM和8K8b的2764 EPROM芯片組成16KB RAM和16KB ROM存儲(chǔ)器。3圖5-13 存儲(chǔ)芯片與8086 CPU連接舉例D815A13A1WRBHEA08086CPURDD07ABCG1A14A15A1

50、6A17A18G2AY0Y1G2BI/O1I/O8CE26264WEOECE1A12A0D1D82764OECEA12A0M/ IO74LS138I/O1I/O8CE26264WEOECE1A12A0D1D82764OECEA12A0第第3 3章章 存儲(chǔ)器存儲(chǔ)器3PC/XT存儲(chǔ)器地址分配 IBM PC-XT的內(nèi)存共分為3個(gè)區(qū)域：RAM區(qū)、保留區(qū)和ROM區(qū)。其地址分配如圖5-14所示。在存儲(chǔ)空間的0000H9FFFFH共640KB存儲(chǔ)區(qū)域是RAM區(qū)。A0000HBFFFFH的128KB是系統(tǒng)保留作為字符/圖形的顯示緩沖區(qū)。C0000HFFFFFH的256KB則是系統(tǒng)的ROM區(qū)。圖3-14 PC/

51、XT 存儲(chǔ)器地址分配24KB（可在系統(tǒng)板上擴(kuò)展）8KB BIOS256KB RAM（系統(tǒng)板上）384KB RAM（擴(kuò)展板上）128KB RAM保留（包括顯存）192KB ROM（擴(kuò)展板上）32KB BIOS解釋程序00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HF6000HFE000HFFFFFH640KBRAM128KB保留256KBROM第第3 3章章 存儲(chǔ)器存儲(chǔ)器3.5 高速緩存技術(shù) 高速緩存儲(chǔ)器通常駐留在慢速設(shè)備和快速設(shè)備之間，由高速存儲(chǔ)器、聯(lián)想存儲(chǔ)器、替換邏輯電路和相應(yīng)的控制線路組成，容量比較小但速度比主存高得多，接近于CP

52、U的速度。它可能是RAM內(nèi)存、磁盤存儲(chǔ)區(qū)或這兩者的組合。高速緩沖存儲(chǔ)器可能有很少量的內(nèi)存,由微處理器在處理操作期間用于“來回移動(dòng)”信息,它也可能很大即高速緩存經(jīng)常被訪問的Web頁的整個(gè)服務(wù)器或服務(wù)器群集。第第3 3章章 存儲(chǔ)器存儲(chǔ)器 最簡單形式的SRAM采用的是異步設(shè)計(jì)，即CPU將地址發(fā)送給高速緩存，由緩存查找這個(gè)地址，然后返回?cái)?shù)據(jù)。每次訪問的開始都需要額外消耗一個(gè)時(shí)鐘周期用于查找特征位。這樣，異步高速緩存在66MHz總線上所能達(dá)到的最快響應(yīng)時(shí)間為3-2-2-2，而通常只能達(dá)到4-2-2-2。而同步高速緩存用來緩存?zhèn)魉蛠淼牡刂罚员惆寻吹刂愤M(jìn)行查找的過程分配到兩個(gè)或更多個(gè)時(shí)鐘周期上完成。SRA

53、M在第一個(gè)時(shí)鐘周期內(nèi)將被要求的地址存放到一個(gè)寄存器中。在第二個(gè)時(shí)鐘周期內(nèi)，SRAM把數(shù)據(jù)傳送給CPU。由于地址已被保存在一個(gè)寄存器中，所以接下來同步SRAM就可以在CPU讀取前一次請求的數(shù)據(jù)同時(shí)接收下一個(gè)數(shù)據(jù)地址。這樣，同步SRAM可以不必另花時(shí)間來接收和譯碼來自芯片集的附加地址，就“噴出”連續(xù)的數(shù)據(jù)元素。優(yōu)化的響應(yīng)時(shí)間在66MHz總線上可以減小為2-1-1-1。另一種類型的同步SRAM稱為流水線突發(fā)式（Pipelined Burst）。流水線實(shí)際上是增加了一個(gè)用來緩存從內(nèi)存地址讀取的數(shù)據(jù)的輸出級(jí)，以便能夠快速地訪問從內(nèi)存中讀取的連續(xù)數(shù)據(jù)，而省去查找內(nèi)存陣列來獲取下一數(shù)據(jù)元素過程中的延遲。流水線對于順序訪問模式，如高速