1、本科生期末試卷本科生期末試卷一一.選擇題（每小題1分，共10分）1 .計算機系統中的存貯器系統是指。ARAM存貯器BROM存貯器C主存貯器D主存貯器和外存貯器2 .某機字長32位，其中1位符號位，31位表示尾數。若用定點小數表示，則最大正小數為。A+（12-32）B+（1231）C2-32D2-313 .算術/邏輯運算單元74181ALU可完成。A16種算術運算功能B16種邏輯運算功能C16種算術運算功能和16種邏輯運算功能D4位乘法運算和除法運算功能4 .存儲單元是指。A存放一個二進制信息位的存貯元B存放一個機器字的所有存貯元集合C存放一個字節的所有存貯元集合D存放兩個字節的所有存貯元集合；

2、5 .相聯存貯器是按進行尋址的存貯器。A地址方式B堆棧方式C內容指定方式D地址方式與堆棧方式6 .變址尋址方式中，操作數的有效地址等于。A基值寄存器內容加上形式地址（位移量）B堆棧指示器內容加上形式地址（位移量）C變址寄存器內容加上形式地址（位移量）D程序記數器內容加上形式地址（位移量）7 .以下敘述中正確描述的句子是：。A同一個CPU周期中，可以并行執行的微操作叫相容性微操作B同一個CPU周期中，不可以并行執行的微操作叫相容性微操作C同一個CPU周期中，可以并行執行的微操作叫相斥性微操作D同一個CPU周期中，不可以并行執行的微操作叫相斥性微操作8 .計算機使用總線結構的主要優點是便于實現積木

3、化，同時。A減少了信息傳輸量B提高了信息傳輸的速度C減少了信息傳輸線的條數D加重了CPU的工作量9 .帶有處理器的設備一般稱為設備。A智能化B交互式C遠程通信D過程控制10 .某中斷系統中，每抽取一個輸入數據就要中斷CPU一次，中斷處理程序接收取樣的數據，并將其保存到主存緩沖區內。該中斷處理需要X秒。另一方面，緩沖區內每存儲N個數據，主程序就將其取出進行處理，這種處理需要Y秒，因此該系統可以跟蹤到每秒次中斷請求。A.N/（NX+Y）B.N/（X+Y）NC.min1/X,1/YD.max1/X,1/Y二.填空題（每小題3分，共24分）1 .存儲A.并按B.順序執行，這是C.型計算機的工作原理。2

4、 .移碼表示法主要用于表示A.數的階碼E,以利于比較兩個B.的大小和C.操作。3 .閃速存儲器能提供高性能、低功耗、高可靠性及A.能力，為現有的B.體系結構帶來巨大變化，因此作為C.用于便攜式電腦中。4 .尋址方式按操作數的A.位置不同，多使用B.和C.型,前者比后者執行速度快。5 .微程序設計技術是利用A.方法設計B.的一門技術。具有規整性、可維護性、C.等一系列優點。6 .衡量總線性能的重要指標是A.,它定義為總線本身所能達到的最高B.。PCI總線的帶寬可達C.。7 .顯示適配器作為CRT和CPU的接口，由A.存儲器，B.控制器，C.三部分組成。8 .DMA技術的出現使得A.可通過B.直接

5、訪問C.。三.應用題1. （11分）設機器字長32位，定點表示，尾數31位，數符1位，問：（1）定點原碼整數表示時，最大正數是多少？最大負數是多少？（2）定點原碼小數表示時，最大正數是多少？最大負數是多少？2. （11分）設存儲器容量為32字，字長64位，模塊數m=4,分別用順序方式和交叉方式進行組織。存儲周期T=200ns,數據總線寬度為64位，總線周期r=50ns.問順序存儲器和交叉存儲器的帶寬各是多少？3. （11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點。312622181716150OP源寄存器變址寄存器偏移量4. （11分）已知某機采用微程序控制方式，其存儲器容量為

6、512X48（位），微程序在整個控制存儲器中實現轉移，可控制微程序的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示：微命令字段判別測試字段下地址字段一操作控制一順序控制>（1） 微指令中的三個字段分別應多少位？（2） 畫出對應這種微指令格式的微程序控制器邏輯框圖。5. （11分）畫出PCI總線結構圖，說明三種橋的功能。6. （11分）某機用于生產過程中的溫度數據采集，每個采集器含有8位數據緩沖寄存器一個，比較器一個，能與給定范圍比較，可發出“溫度過低”或“溫度過高”的信號,如圖B1.1所示。主機采用外設單獨編址，四個采集器公用一個設備碼，共用一個接12 / 52口

7、，允許采用兩種方式訪問：(1) 定期巡回檢測方式，主機可編程指定訪問該設備中的某一采集器。(2) 中斷方式，當采集溫度比給定范圍過底或過高時能提出隨機中斷請求，主機應能判別是哪一個采集器請求，是溫度過低或過高。請擬定該接口中有哪些主要部件(不要求畫出完整的連線圖)，并概略說明在兩種方式下的工作原理。菱即寄春博J過離過低充群最低溫度允許最高溫度比較慝度敕幄圖B1.1本科生期末試卷一答案一.選擇題1.D2.B3.C4.B5.C6.C7.A、D8.C9.A10.A,填空題1. A.程序B.地址C.馮諾依曼2. A.浮點B.指數C.對階3. A.瞬時啟動B.存儲器C.固態盤4. A.物理B.RRC.R

8、S5. A.軟件B.操作控制C.靈活性6. A.總線帶寬B.傳輸速率C.264MB/S7. A.刷新B.顯示C.ROMBIOS8. A.外圍設備B.DMA控制器C.內存1.解：(1)定點原碼整數表示:最大正數:01111111111111111111111111111111數彳t=(231-1)10最大負數：01111111111111111111111111111111=-231T10(2)定點原碼小數表示：最大正數值=(1-2-31)10最大負數值=-(1-2-31)102.解：信息總量：q=64位X4=256位順序存儲器和交叉存儲器讀出4個字的時間分別是：t2=mT=4x200ns=8x

9、107（s）ti=T+（m-1）t=200+3X50=3.5X107（s）順序存儲器帶寬是：Wi=q/t2=32X107（位/S）交叉存儲器帶寬是：W2=q/t1=73X107（位/S）3 .解：（1）操作碼字段為6位，可指定26=64種操作，即64條指令。（2）單字長（32）二地址指令。（3） 一個操作數在原寄存器（共16個），另一個操作數在存儲器中（由變址寄存器內容+偏移量決定），所以是RS型指令。（4）這種指令結構用于訪問存儲器。4 .解：（1）假設判別測試字段中每一位為一個判別標志，那么由于有4個轉移條件，故該字段為4位，（如采用字段譯碼只需3位），下地址字段為9位，因為控制容量為51

10、2單元，微命令字段是（48-4-9）=35位。（2）對應上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對應下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉移邏輯的輸入是指令寄存器OP碼，各狀態條件以及判別測試字段所給的判別標志（某一位為1）,其輸出修改微地址寄存器的適當位數，從而實現微程序的分支轉移。圖B1.25 .解：PCI總線結構框圖如圖B1.3所示:圖.B1.3PCI總線有三種橋，即HOST/PCI橋（簡稱HOST橋），PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結構中，橋起著重要作用：（1） 它連接兩條總線，

11、使總線間相互通信。（2） 橋是一個總線轉換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統中任意一個總線主設備都能看到同樣的一份地址表。（3） 利用橋可以實現總線間的卒發式傳送。6 .解：數據采集接口方案設計如圖B1.4所示。現結合兩種工作方式說明上述部件的工作。（1）定期檢尋方式主機定期以輸出指令DOA、設備碼；（或傳送指令）送出控制字到A寄存器，其中用四位分別指定選中的緩沖寄存器（四個B寄存器分別與四個采集器相應）。然后，主機以輸入指令DIA、設備碼；（或傳送指令）取走數據。（2）中斷方式比較結果形成狀態字A,共8位，每二位表示一個采集器狀態：00正常，01過低，10

12、過高。有任一處不正常（A中有一位以上為“1”）都將通過中斷請求邏輯（內含請求觸發器、屏蔽觸發器）發出中斷請求。中斷響應后，服務程序以DIA、設備碼；或傳送禧重指令）取走狀態字。可判明有幾處采集數據越限、是過高或過低，從而轉入相應處理。圖B1.4本科生期末試卷二選擇題（每小題1分，共10分）1 六七十年代，在美國的州，出現了一個地名叫硅谷。該地主要工業是它也是的發源地。A馬薩諸塞，硅礦產地，通用計算機B加利福尼亞，微電子工業，通用計算機C加利福尼亞，硅生產基地，小型計算機和微處理機D加利福尼亞，微電子工業，微處理機2 若浮點數用補碼表示，則判斷運算結果是否為規格化數的方法是。A階符與數符相同為規

13、格化數B階符與數符相異為規格化數C數符與尾數小數點后第一位數字相異為規格化數D數符與尾數小數點后第一位數字相同為規格化數3 定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數范圍是A-215+(215-1)B-(215T)+(215T)C-(215+1)+215D-215+2154 某SRAM芯片，存儲容量為64Kx16位，該芯片的地址線和數據線數目為A64,16B16,64C64,8D16,6。5 交叉存貯器實質上是一種存貯器，它能執行獨立的讀寫操作。A模塊式，并行，多個B模塊式串行，多個C整體式，并行，一個D整體式，串行，多個6 用某個寄存器中操作數的尋址方式稱為尋址。A直接

14、B間接C寄存器直接D寄存器間接7 流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個并行部件的CPU相比，一個m段流水CPU。A具備同等水平的吞吐能力B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力8 描述PCI總線中基本概念不正確的句子是。AHOST總線不僅連接主存，還可以連接多個CPUBPCI總線體系中有三種橋，它們都是PCI設備C從橋連接實現的PCI總線結構不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現在總線上9 計算機的外圍設備是指。A輸入/輸出設備B外存儲器C遠程通信設備D除了CPU和內存以外的其它設備10 中斷向量地址

15、是：。A子程序入口地址B中斷服務例行程序入口地址C中斷服務例行程序入口地址的指示器D中斷返回地址填空題(每題3分，共24分)1為了運算器的A.,采用了B.進位，C.乘除法流水線等并行措施。2相聯存儲器不按地址而是按A.訪問的存儲器，在cache中用來存放B.在虛擬存儲器中用來存放C.。3一個較完善的指令系統應包含A.類指令，B.類指令，C.類指令,程序控制類指令，I/O類指令，字符串類指令，系統控制類指令。4硬布線器的設計方法是：先畫出A.流程圖，再利用B.寫出綜合邏輯表達式，然后用C.等器件實現。5當代流行的標準總線內部結構包含A.總線，B.總線，C.總線,公用總線。6磁表面存儲器主要技術指

16、標有A.,B.,C.,數據傳輸率。7DMA控制器按其A.結構，分為B.型和C.型兩種。8(26)16U(63)160(135)8的值為A.。二.應用題1. (11分)求證：X丫補=兇補？(-Y0+Yi?2-i)i12. (11分)某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式(立即、直接、基值、相對)設計指令格式。3. (11分)如圖B2.1表示使用快表(頁表)的虛實地址轉換條件，快表存放在相聯存貯器中，其中容量為8個存貯單元。問：(1) 當CPU按虛擬地址1去訪問主存時，主存的實地址碼是多少？(2) 當CPU按虛擬地址2去訪問主存時，主存的實

17、地址碼是多少？(3) 當CPU按虛擬地址3去訪問主存時，主存的實地址碼是多少？仆速向k生存中的 易始疆址331379000«AOCIOO153口7 口。口。裳砥址 境號 五內地址4>out圖B2.14. (11分)假設某計算機的運算器框圖如圖B2.2所示，其中ALU為16位的加法器(高電平工作)，Sa、Sb為16位鎖存器，4個通用寄存器由D觸發器組成，。端輸出，圖B2.2其讀寫控制如下表所示：讀控制R0RAoRA1選擇100R0101R1110R2111R30xx不讀出寫控制WWA0WA1選擇100R0101R1110R2111R30xx不與入要求：（1）設計微指令格式。（2）

18、畫出ADD,SUB兩條微指令程序流程圖。5. （11分）畫出單機系統中采用的三種總線結構。6. （11分）試推導磁盤存貯器讀寫一塊信息所需總時間的公式。本科生期末試卷三一.選擇題（每小題1分，共10分）1 .馮諾依曼機工作的基本方式的特點是。A多指令流單數據流B按地址訪問并順序執行指令C堆棧操作D存貯器按內容選擇地址2 .在機器數中，零的表示形式是唯一的。A原碼B補碼C移碼D反碼3 .在定點二進制運算器中，減法運算一般通過來實現。A原碼運算的二進制減法器B補碼運算的二進制減法器C原碼運算的十進制加法器D補碼運算的二進制加法器4 .某計算機字長32位，其存儲容量為4MB,若按半字編址，它的尋址范

19、圍是。A04MBB02MBC02MD01M5 .主存貯器和CPU之間增加cache的目的是。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數量D既擴大主存貯器容量，又擴大CPU中通用寄存器的數量6 .單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個常需米用。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式7 .同步控制是。A只適用于CPU控制的方式B只適用于外圍設備控制的方式C由統一時序信號控制的方式D所有指令執行時間都相同的方式8 .描述PCI總線中基本概念不正確的句子是。A. PCI總線是一個與處理器無關的高速外圍設備B.

20、PCI總線的基本傳輸機制是猝發或傳送C. PCI設備一一定是主設備D.系統中只允許有一條PCI總線9 .CRT的分辨率為1024X1024像素，像素的顏色數為256,則刷新存儲器的容量為A512KBB1MBC256KBD2MB10 .為了便于實現多級中斷，保存現場信息最有效的辦法是采用。A通用寄存器B堆棧C存儲器D外存二.填空題（每小題3分，共24分）1 .在計算機術語中，將運算器和控制器合在一起稱為A.,而將B.和存儲器合在一起稱為C.。2 .數的真值變成機器碼可采用A.表示法，B.表示法，C.表示法，移碼表不法。3 .廣泛使用的A.和B.都是半導體隨機讀寫存儲器。前者的速度比后者快，但C.

21、不如后者高。4 .形式指令地址的方式，稱為A.方式，有B.尋址和C.尋址。5 .CPU從A.取出一條指令并執行這條指令的時間和稱為B.。由于各種指令的操作功能不同，各種指令的指令周期是C.。6 .微型機算計機的標準總線從16位的A.總線，發展到32位的B.總線和C.總線，又進一步發展到64位白PPCI總線。7 .VESA標準是一個可擴展的標準，它除兼容傳統的A.等顯示方式外，還支持B.像素光柵，每像素點C.顏色深度。8 .中斷處理過程可以A.進行。B.的設備可以中斷C.的中斷服務程序。三.應用題1. （11分）已知x=-0.01111,y=+0.11001,求x補，-X補，y補，-y補,x+y

22、=?,x-y=?2. （11分）假設機器字長16位，主存容量為128K字節，指令字長度為16位或32位，共有128條指令，設計計算機指令格式，要求有直接、立即數、相對、基值、間接、變址六種尋址方式。3. （11分）某機字長32位，常規設計的存儲空間w32M，若將存儲空間擴至256M,請提出一種可能方案。4. （11分）圖B3.1所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。已知指令存貯器IM最大容量為16384字（字長18位），數據存貯器DM最大容量是65536字（字長16位）。各寄存器均有“打入”（Rn）和“送出"（Rout）控制命令，但圖中未標出。圖B3.1設處理機

23、格式為：171090OPX加法指令可寫為“ADDX（Ri）”。其功能是（AC。）+（Ri）+X）-AC1,其中（Ri）+X）部分通過尋址方式指向數據存貯器，現取Ri為R。試畫出ADD指令從取指令開始到執行結束的操作序列圖，寫明基本操作步驟和相應的微操作控制信號。5. （11分）總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協議，請畫出讀數據的時序圖來說明。本科生期末試卷6. （11分）圖B3.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統可以實行幾重中斷？并分析圖B3.2的中斷過程。FiJit3r*7i2r.ttr,r*一時間圖B3.2本科生期末試卷四選擇題（每小題1分，共10分）

24、1 .現代計算機內部一般采用二進制形式，我國歷史上的即反映了二值邏輯的思想，它最早記載在上，距今以有約千年。A.八卦圖、論衡、二B.算籌、周脾算經、二C.算籌、九章算術、一D.八卦圖、周易、三2 .定點字長的字，采用2的補碼表示時，一個字所能表示的整數范圍是A.T28+127B.T27+127C.T29+128D.-128+1283 .下面浮點運算器的描述中正確的句子是：。A.浮點運算器可用階碼部件和尾數部件實現B.階碼部件可實現加、減、乘、除四種運算C.階碼部件只進行階碼相加、相減和比較操作D.尾數部件只進行乘法和減法運算4 .某計算機字長6位，它的存貯容量是64K,若按字編址，那么它的尋址

25、范圍是A.064KB.032KC.064KBD.032k5 .雙端口存儲器在情況下會發生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數據碼不同D.左端口與右端口的數據碼相同6 .寄存器間接尋址方式中，操作數處在。A.通用寄存器B.主存單元C.程序計數器D.堆棧7 .微程序控制器中，機器指令與微指令的關系是。A.每一條機器指令由一條微指令來執行B.每一條機器指令由一段微指令編寫的微程序來解釋執行C.每一條機器指令組成的程序可由一條微指令來執行D.一條微指令由若干條機器指令組成8 .描述PCI總線中基本概念不正確的句子是。A. PCI總線是一個與處理

26、器無關的高速外圍設備B. PCI總線的基本傳輸機制是猝發或傳送C. PCI設備一定是主設備D.系統中只允許有一條PCI總線9 .一張3.5寸軟盤的存儲容量為MB,每個扇區存儲的固定數據是0A.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB10.發生中斷請求的條件是。A.一條指令執行結束B.一次I/O操作結束C.機器內部發生故障D.一次DMA操作結束二填空題（每小題3分，共24分）1. 2000年超級計算機浮點最高運算速度達到每秒A.次。我國的B.號計算機的運算速度達到C.次，使我國成為美國、日本后第三個擁有高速計算機的國家。2. 一個定點數由A.和

27、B.網部分組成。根據小數點位置不同，定點數有C.和純整數之分。3 .對存儲器的要求是A.,B.,C.。為了解決這三方面的矛盾計算機采用多級存儲體系結構。4 .指令系統是表征一臺計算機性能的重要因素，它的A.和B.不僅影響到機器的硬件結構，而且也影響到C.。5 .當今的CPU芯片除了包括定點運算器和控制器外，還包括A.,B.運算器和C.管理等部件。6.總線是構成計算機系統的A.,是多個B.部件之間進行數據傳送的C. 迎道7 .每一種外設都是在它自己的Ao控制下進行工作，而A則通過B.?口C.相連并受C控制。8 .在計算機系統中，CPU對外圍設備的管理處程序查詢方式、程序中斷方式外，還有A.方式,

28、B.方式，和C.方式。三.應用題1. （11分）設岡補=x0.x1X2Xn。求證：X=-x0+Xi2ii12. （11分）指令格式如下所示，其中OP為操作碼，試分析指令格式特點。1812109540OP源寄存器目標寄存器3. （11分）以知cache命中率H=0.98,主存比cache慢四倍，以知主存存取周期為200ns,求cache/主存的效率和平均訪問時間。4. （11分）某計算機有8條微指令H-I8,每條微指令所包含的微命令控制信號見下表,a-j分別對應10種不同性質的微命令信號。假設一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。附指令4bcdeihj1IIt1ahh1.It

29、Ly77V77VVV*y7qV7775.（11分）（1）某總線在一個總線周期中并行傳送4個字節的數據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ,求總線帶寬是多少？（2）如果一個總線中并行傳送64位數據，總線頻率升為66MHZ,求總線帶寬是多少？6.（11分）磁盤、磁帶、打印機三個設備同時工作。磁盤以20ds的間隔發DMA請求，磁帶以30ds的間隔發DMA請求，打印機以120ds的間隔發DMA請求，假設DMA控制器每完成一次DMA傳輸所需時間為2s,畫出多路DMA控制器工作時空圖。本科生期末試卷五一.選擇題（每題1分，共10分）1 .對計算機的產生有重要影響的是：。A牛頓、

30、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷2 .假定下列字符碼中有奇偶校驗位，但沒有數據錯誤，采用偶校校驗的字符碼是A11001011B11010110C11000001D110010013 .按其數據流的傳遞過程和控制節拍來看，陣列乘法器可認為是。A全串行運算的乘法器B全并行運算的乘法器C串一并行運算的乘法器D并一串型運算的乘法器4 .某計算機字長32位，其存儲容量為16MB,若按雙字編址，它的尋址范圍是A016MBB08MC08MBD016MB5 .雙端口存儲器在情況下會發生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右

31、端口的數據碼相同D左端口與右端口的數據碼不同6 .程序控制類指令的功能是。A進行算術運算和邏輯運算B進行主存與CPU之間的數據傳送C進彳TCPU和I/O設備之間的數據傳送D改變程序執行順序7 .由于CPU內部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機器周期通常用來規定。A主存中讀取一個指令字的最短時間8 主存中讀取一個數據字的最長時間C主存中寫入一個數據字的平均時間D主存中讀取一個數據字的平均時間8 .系統總線中控制線的功能是。A提供主存、I/O接口設備的控制信號響應信號B提供數據信息C提供時序信號D提供主存、I/O接口設備的響應信號9 .具有自同步能力的記錄方式是。ANRZ0

32、BNRZ1CPMDMFM10 .IEEE1394的高速特性適合于新型高速硬盤和多媒體數據傳送，它的數據傳輸率可以是A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒二.填空題（每題3分，共24分）1 .Cache是一種A.存儲器，是為了解決CPU和主存之間B.不匹配而采用的一項重要硬件技術。現發展為多級cache體系，C.分設體系。2 .RISC指令系統的最大特點是：A.;B.;C.種類少。只有取數/存數指令訪問存儲器。3 .并行處理技術已成為計算計技術發展的主流。它可貫穿于信息加工的各個步驟和階段。概括起來，主要有三種形式A.并行；B.并行；C.并行。17 / 52本科生期末試

33、卷4 .為了解決多個A.同時競爭總線，B.必須具有C.部件。5 .軟磁盤和硬磁盤的A.原理與B.方式基本相同，但在C.和性能上存在較大差別。6 .選擇型DMA控制器在A.可以連接多個設備，而在B.只能允許連接一個設備，適合于連接C.設備。7 .主存與cache的地址映射有A.、B.、C.三種方式。其中組相連方式適度地兼顧了前二者的優點，又盡量避免其缺點，從靈活性、命中率、硬件投資來說較為理想。8 .流水CPU是以A.為原理構造的處理器，是一種非常B.的并行技術。目前的C.微處理器幾乎無一例外的使用了流水技術。三.應用題1.（11分）CPU執行一段程序時，cache完成存取的次數為3800次，主

34、存完成存取的次21 / 52數為200次，已知cache存取周期為50ns主存為250ns，求cache/主存系統的效率和平均訪問時間。2.（11分）某加法器進位鏈小組信號為C4c3c2C1，低位來的信號為C0,請分別按下述兩種方式寫出C4c3c2C1的邏輯表達式。（1）串行進位方式（2）并行進位方式3.（11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進行接線。74LS139是2:4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態。要求：完成A組跨接端與B組跨接端內部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。址春帖Iff1Cq

35、oqftROMjAft的維孑 TjLSiifli 耳人A 2 -"也A丹|胃石件延禪 ROMtRAMROMtFFFFHl4.（11分）運算器結構如圖 B5.2所示,圖 B5.1Ri , R2, R3是三個寄存器，A和B是兩個三選SxA?*_f01r5-T,52RLDRj一的多路開關，通路的選擇由ASo,ASi和BSo,BSi端控制，例如BSoBSi=11時，選擇R3,BSoBSi=01時，選擇Ri,ALU是算術/邏輯單元。S1S2為它的兩個操作控制端。其功能如下：圖B5.2S1S2=00時，ALU輸出=AS1S2=01時，ALU輸出=A+BS1S2=10時，ALU輸出=A-BS1S2

36、=11時，ALU輸出=AB請設計控制運算器通路的微指令格式。5. (11分)集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。6. (11分)單級中斷中，采用串行排隊鏈法來實現具有公共請求線的中斷優先級識別，請畫出中斷向量為001010,001011,001000三個設備的判優識別邏輯圖。本科生期末試卷六選擇題(每小題1分，共10分)1 .完整的計算機應包括。A運算器、存儲器、控制器；B外部設備和主機；C主機和實用程序；D配套的硬件設備和軟件系統；2 .用64位字長(其中1位符號位)表示定點小數時，所能表示的數值范圍是.A0,264-1B0,263-1C0,262TD0,2633

37、 .四片74181ALU和1片74812CLA器件相配合，具有如下進位傳遞功能。A行波進位；B組內先行進位，組間先行進位；C組內先行進位，組間行波進位；D組內行波進位，組間先行進位；4 .某機字長32位，存儲容量為1MB,若按字編址，它的尋址范圍是。A01MB0512KBC0256KD0256KB5 .某一RAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數目應A23B25C50D196 .堆棧尋址方式中，設A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元,如果操作的動作是：(A)-Msp,(SP)-1-SP,那么出棧的動作應是。A(Msp)一A,(SP)+1

38、SP;B(SP)+1-SP,(Msp)一A；C(SP)-1-SP,(Msp)-A;D(Msp)一A,(SP)-1一SP;7 .指令周期是指。ACPU從主存取出一條指令的時間；8 CPU執行一條指令的時間；cCPU從主存取出一條指令加上CPUM亍這條指令的時間；D時鐘周期時間；8 .在的微型計算機系統中，外設可和主存貯器單元統一編址，因此可以不使用I/O指令。A單總線B雙總線C三總線D多總線9 .在微型機系統中，外圍設備通過與主板的系統總線相連接。A適配器B設備控制器C計數器D寄存器10 .CD-ROMt盤的標準播放時間為60分鐘。在計算模式1情況下，光盤的存儲容量為A601MBB527MBC6

39、30MBD530MB二.填空題(每小題3分，共24分)1 .計算機的硬件包括A.,B.,C.適配器，輸入輸出部分。2 .按IEEE764標準，一個浮點數由A.,階碼E,尾數m三部分組成。其中階碼E的值等于指數的B.加上一個固定C.。3 .存儲器的技術指標有A.,B.,C.,存儲器帶寬。4 .指令操作碼字段表征指令的A.,而地址碼字段指示B.。微小型機多采用C.混合方式的指令格式。5 .CPU中至少有如下六類寄存器，除了A.寄存器，B.計數器，C.寄存器外，還應有通用寄存器，狀態條件寄存器，數據緩沖寄存器。6 .總線有A.特性，B.特性，電氣特性，C.特性。7 .不同的CRT顯示標準所支持的最大

40、A.和B.數目是C.的。8 .中斷處理需要有中斷A.,中斷B.產生，中斷C.等硬件支持。三.應用題1. (11分)設有兩個浮點數Ni=2j1XSi,N2=2j2XS2,其中階碼2位，階符1位，尾數四位，數符一位。設：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1XNk,寫出運算步驟及結果，積的尾數占4位，要規格化結果，用原碼陣列乘法器求尾數之積。2. (11分)已知某8位機的主存采用半導體存貯器，地址碼為18位，若使用4KX4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：(1)若每個摸條為32Kx8位，共需幾個模塊條？(

41、2)每個模塊內共有多少片RAMK片？(3)主存共需多少RAMK片？CPUm何選擇各模塊條?_3. (11分)圖B6.1是某SRAM勺寫入時序，其中R/W是讀、寫命令控制線，當R/W線為低電平時，存貯器按給定地址把數據線上的數據寫入存貯器。請指出圖中時序的錯誤，并畫出正確的寫入時序。隨址乂一一二百二X數辨X圖 B6.14. （11分）某計算機有如下部件：ALU,移位器，主存 M主存數據寄存器 MDR主存地址寄存器MAR指令寄存器IR,通用寄存器R0R3 ,暫存器C和D。（1）請將各邏輯部件組成一個數據通路，并標明數據流向。(2)畫出“ADD R,移位器（R） + ”指令的指令周期流程圖，指令功能

42、是（R） + （R） 一 R。IRR0MBRPCRiD圖 B6.2R2R3MAR5. （11分）集中式仲裁有幾種方式？畫出計數器定時查詢方式的邏輯結構圖，說明其工作原理。6. （11分）刷存的主要性能指標是它的帶寬。實際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50沏于刷新屏幕，保留50%帶寬用于其他非刷新功能。（1）若顯示工作方式采用分辨率為1024X 768,顏色深度為 3B,幀頻（刷新速率）為72Hz,計算總帶寬。（2）為達到這樣高的刷存帶寬，應采取何種技術措施？本科生期末試卷七一選擇題（每小題1分，共10分）1 .至今為止，計算機中的所有信息仍以二進制方式表示的理由是

43、 。A.節約元件；B運算速度快；C 物理器件的性能決定；D信息處理方便;2 .用32位字長（其中1位符號位）表示定點小數是，所能表示的數值范圍是 。A 0 , 1 2-32 B 0, 1 - 2-31 C 0, 1 - 2-30 D 0, 13 .已知X為整數，且X補=10011011 ,則X的十進制數值是 。本科生期末試卷A+155B-101C-155D+1014 .貯存器是計算機系統的記憶設備，它主要用來。A存放數據B存放程序C存放數據和程序D存放微程序5 .某微型機算計系統，其操作系統保存在軟盤上，其內貯存器應該采用。ARAMBROMCRAM和ROMDCCP6 .指令系統采用不同尋址方式

44、的目的是。A實現存貯程序和程序控制；B縮短指令長度，擴大尋址空間，提高編程靈活性；C可直接訪問外存；D提供擴展操作碼的可能并降低指令譯碼的難度；7 .在CPU中跟蹤指令后繼地址的寄存器是。A主存地址寄存器B程序計數器C指令寄存器D狀態條件寄存器8 .系統總線地址的功能是。A選擇主存單元地址；B選擇進行信息傳輸的設備；C選擇外存地址；D指定主存和I/O設備接口電路的地址；9 .CRT的顏色數為256色，則刷新存儲器每個單元的字長是。A256位B16位C8位D7位10 .采用DMAT式傳送數據時，每傳送一個數據就要用一個時間。二、填空題（每小題3分，共24分）1 .指令格式中，地址碼字段是通過A.

45、來體現的，因為通過某種方式的變換，可以給出B.地址。常用的指令格式有零地址指令、單地址指令、C.三種.2 .為運算器構造的A.，運算方法中常采用B.加減法C.乘除法或補碼乘除法.3 .雙端口存儲器和多模塊交叉存儲器屬于A.存儲器結構.前者采用B.技術，后者采用C.技術.4 .堆棧是一種特殊的A.尋址方式，它采用B.原理.按結構不同，分為C.和存儲器堆棧.5 .硬布線控制器的基本思想是：某一微操作控制信號是A.譯碼輸出,B.信號和C.信號的邏輯函數.6 .當代流行的標準總線追求與A.、B.、C.無關的開發標準。7 .CPU周期也稱為A.;一個CPU周期包含若干個B.。任何一條指令的指令周期至少需

46、要C.個CPU周期。8 .DMA方式采用下面三種方法：A.訪內；B.;C.交替訪內。三.應用題1. （11分）求證：-y補=+-y補2. （11分）什么是閃速存儲器？它有那些特點？3. （11分）指令格式如下所示，OP為操作碼字段，試分析指令格式的特點。15107430OP源寄存器基值寄存器位移量（16位）19/52本科生期末試卷4. （11分）某機運算器框圖如圖B7.1所示，其中ALU由通用函數發生器組成，MiM3為多路開關，采用微程序控制，若用微指令對該運算器要求的所有控制信號進行微指令編碼的格式設計，列出各控制字段的編碼表。圖B7.15. （11分）PCI總線周期類型可指定多少種總線命令

47、？實際給出多少種？請說明存儲器讀/寫總線周期的功能。6. （11分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。圖B7.2本科生期末試卷八一.選擇題（每小題1分，共10分）1 .某寄存器中的值有時是地址，因此只有計算機的才能識別它。A譯碼器B判斷程序C指令D時序信號2 .用16位字長（其中1位符號位）表示定點整數時，所能表示的數值范圍是。A0,216-1B0,215-1C0,214-1D0,2153 .在定點運算器中，無論采用雙符號位還是單符號位，必須有,它一般用來A譯碼電路，與非門；B編碼電路，或非門；C溢出判斷電路，異或門；D移位電路，與或非門；4 .某SRAM芯片，其容量為512X8

48、位，除電源端和接地端外，該芯片引出線的最小數目應為。A23B25C50D195 .以下四種類型的半導體存儲器中，以傳輸同樣多的字為比較條件，則讀出數據傳輸率最高的是。ADRAMBSRAMC閃速存儲器DEPROM6 .指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實現。A堆棧尋址；B程序的條件轉移；C程序的無條件轉移；D程序的條件轉移或無條件轉移；7 .異步控制常用于作為其主要控制方式。A在單總線結構計算機中訪問主存與外圍設備時；B微型機的CPU控制中；C組合邏輯控制的CPU中；D微程序控制器中；8 .多總線結構的計算機系統，采用方法，對提高系統的吞吐率最有效。A多口存貯器；B提高主

49、存的速度；C交叉編址多模塊存貯器；D高速緩沖存貯器；9 .磁盤驅動器向盤片磁層記錄數據時采用方式寫入。A并行B串行C并行一串行D串行一并行10 .IEEE1394所以能實現數據傳送的實時性，是因為。A除異步傳送外，還提供等步傳送方式；B提高了時鐘頻率；C除優先權仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；二.填空題(每小題3分，共24分)1 .RISCCPU是克服CISC機器缺點的基礎上發展起來的，它具有的三個基本要素是：(1)一個有限的A.;(2)CPU配備大量的B.;(3)強調C.的優化。2 .總線仲裁部件通過采用A.策略或B.策略，選擇其中一個主設備作為總線的下一次主方，接管C.。

50、3 .重寫行光盤分A.和B.兩種，用戶可對這類光盤進行C.信息。4 .多路行DMA控制器不僅在A.上而且在B.上可以連接多個設備，適合于連接C.設備。5 .多個用戶公享主存時，系統應提供A.。通常采用的方法是B.保護和C.保護，并用硬件來實現。6 .在計算機系統中，多個系統部件之間信息傳送的公共通路稱為A.。就其所傳送信息的性質而言，在公共通路上傳送的信息包括數據、B.、C.信息。7 .設D為指令中的形式地址，I為基址寄存器，PC為程序計數器。若有效地址E=(PC)+D,則為A.尋址方式；若E=(I)+D,則為B.;若為相對間接尋址方式，則有效地址為C.。8 .在進行浮點加減法運算時，需要完成

51、A.、尾數求和、B.、合入處理和C.1.(11分)設岡補=X0.X1X2Xn。求證:0,1岡補=2xo+x,其中xo=1,02. (11分)某機字長16位，使用四片74181組成算術/邏輯運算單元，設最低位序號標注為第0位，(1)寫出第5位的進位信號C6的邏輯表達式。(2)估算產生C6所需的最長時間。(3)估算最長求和時間。3. (11分)如圖B8.1表示用快表(頁表)的虛實地址轉換條件，快表放在相聯存貯器中，其容量為8個存貯單元，問：(1)當CPU按虛地址1去訪問主存時主存的實地址碼是多少？(2)當CPU按虛地址2去訪問主存時主存的實地址碼是多少？(3)當CPU按虛地址3去訪問主存時主存的實

52、地址碼是多少？圖B8.14. (11分)圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點a由指令寄存器IR5,IR6兩位決定，分支點b由條件碼標志c決定。現采用斷定方式實現微程序的程序控制，已知微地址寄存器長度為8位，要求：(1)設計實現該微指令序列的微指令字順序控制字段的格式。(2)畫出微地址轉移邏輯圖。圖 B8.25. (11分)某磁盤存貯器轉速為3000轉/分，共有4個記錄面，每毫米5道，每道記錄信息為12288字節，最小磁道直徑為230mm,共有275道。問：(1)磁盤存貯器的容量是多少？(2)最高位密度與最低位密度是多少？(3)磁盤數據傳輸率是多少？(4)

53、平均等待時間是多少？(5)給出一個磁盤地址格式方案。6.(11分)畫出程序中斷方式基本接口示意圖，簡要說明Im,IR,EI,RD,BS五個觸發器的作用。本科生期末試卷九一.選擇題(每小題1分，共10分)1 .八位微型計算機中乘除法大多數用實現。A軟件B硬件C固件D專用片子2 .在機器數中，零的表示是唯一的。A原碼B補碼C移碼D反碼3 .某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數目應A23B25C50D194.某機字長32位，存儲容量64MB ,若按字節編址，它的尋址范圍是A08MB016MBC016MBD08MB5 .采用虛擬存貯器的主要目的是。A提高主存貯器的存取速度；B擴大主存貯器的存貯空間，并能進行自動管理和調度C提高外存貯器的存取速度；D擴大外存貯器的存貯空間；6 .算術右移指令執行的操作是。A符號位填0,并順次右移1位，最低位移至進位標志位；B符號位不變，并順次右移1位，最低位移至進位標志位；C進位標志位移至符號位，順次右移1位，最低位移至進位標志位；D符號位填1,并順次右移1位，最低位移至