1、千兆以太網(wǎng)芯片 88E1111RGMII 模式的驅(qū)動88E1111 可工作在 10Mb/s,100Mb/s,1000Mb/s 下，由于 DE2-115 開發(fā)板在設(shè)計的時候只采用了 4 位數(shù)據(jù)端口，因此只能采用 MII 模式(100Mb/s),或者 RGMII 模式(1000Mb/s),看了官方的 DATASHEET 后，幾乎得到什么，于是就想到了一個辦法，就是將官方所給的關(guān)于 RGMII 的例程下到開發(fā)板上，然后將 88E1111 的配置寄存器里面的數(shù)據(jù)用NIOSII 讀出來，這樣就獲得了正確的配置數(shù)據(jù)，然后就將配置數(shù)據(jù)用 NIOSII配置給芯片，然后就遇到了很奇怪的事情：當(dāng)我把配置的那幾行代

2、碼都注釋掉以后居然88E1111 還可以繼續(xù)正常運行，后來發(fā)現(xiàn)，只要給芯片的硬復(fù)位引腳 Reset_n 一個較長的復(fù)位即可，大概 1020ms 就可以了。具體如何將芯片通過 CONFIG 引腳配置成 RGMII 模式，可以參考 DE2-115 的原理圖。下面就談?wù)勅绾卫脮r鐘的上升和下降沿收發(fā)數(shù)據(jù)。以下兩個圖是連接圖和時序圖。RGMIIInterfaceGTX_CLK(TXC)atlransmitterTXDS:53:0TXD7：43:0TX_EN(TX_CTL)GTX_CLK(TXC)atreceiver先談輸出端 Tx:Tx端有三個信號， Txd_RGM,Tx_ctrl,Tx_clk， 其

3、中 Tx_clk是由 FPGA提供的 125MHz的時鐘， Tx_RGM是發(fā)送的數(shù)據(jù)，Tx_ctrl 在 Tx_clk 時鐘上升沿發(fā)送的是 Tx_en,在下降沿發(fā)送的是 Tx_en 和 Tx_er 的異或值。Rx 端也有三個信號：Rxd_RGM,Rx_ctrl,Rx_clk,其中 Rx_clk 是由 88E1111 提供的 125MHz 的時鐘，Rx_RGM 表示接收到的數(shù)據(jù)，Rx_ctrl 在 Rx_clk 的上升沿收到的是Rx_en,在下降沿收到的是 Rx_en 和 Rx_er 的異或值。由于一個 always 模塊中不能同時使用時鐘的上升和下降沿，可以調(diào)用 DDIO 模塊，當(dāng)然，也可以不

4、用，下圖就是不采用 DDIO 的一個示意圖，這個是用來設(shè)計 DDRSDRAM 的.可以借鑒modulergmii_io(inputTx_clk,inputRx_clk,outputTx_clk_RGM,input7:0Txd,output3:0Txd_RGM,inputTx_en,inputTx_er,outputTx_ctrl,input3:0Rxd_RGM,outputreg7:0Rxd,inputRx_ctrl,outputregRx_dv,outputregRx_er);assignTx_clk_RGM=Tx_clk;/*/Txcontrol/*wireTx_err;reg3:0Txd

5、_low,Txd_high;regTx_en_d1,Tx_err_d1;assignTx_err=Tx_enATx_er;assignTxd_RGM=Tx_clk?Txd_low:Txd_high;assignTx_ctrl=Tx_clk?Tx_en_d1:Tx_err_d1;always(posedgeTx_clk)beginTxd_low=Txd3:0;Txd_high=Txd7:4;Tx_en_d1=Tx_en;Tx_err_d1=Tx_err;end/*/Rxcontrol/*wireRx_er_d1;reg3:0Rxd_low,Rxd_high;regRxdvd1,Rxerrd1,Rxdvd2,Rxerd2;reg7:0Rxd_d1;assignRxerd1=RxdvdWRxerrd1;wireRx_clk_n;assignRx_clk_n=Rx_clk;always(posedgeRx_clk_n)beginRxd_low=Rxd_RGM;Rx_dv_d1=Rx_ctrl;endalways(posedgeRx_clk)beginRxd_high=Rxd_RGM;Rx_err_d1=Rx_ctrl;endalways(posedgeRx_clk_n)beginRxd_d1=Rxd_high,Rxd_low;Rx_dv_d2=Rx_dv_d