1、6.7 時序可編程通用陣列邏輯器件時序可編程通用陣列邏輯器件( (GAL)6.7.1 時序可編程邏輯器件中的宏單元時序可編程邏輯器件中的宏單元6.7.2 時序可編程邏輯器件的主要類型時序可編程邏輯器件的主要類型6.7.3通用陣列邏輯通用陣列邏輯GAL6.7 時序可編程通用陣列邏輯器件時序可編程通用陣列邏輯器件( (GAL)2、輸出結構類型太多，給設計和使用帶來不便。、輸出結構類型太多，給設計和使用帶來不便。2、輸出端設置了可編程的輸出邏輯宏單元（、輸出端設置了可編程的輸出邏輯宏單元（OLMC）通過）通過編程可將編程可將OLMC設置成不同的工作狀態，即一片設置成不同的工作狀態，即一片GAL便可實

2、便可實現現PAL 的的5種輸出工作模式。器件的通用性強；種輸出工作模式。器件的通用性強； GAL的優點：的優點：1、由于采用的是雙極型熔絲工藝，一旦編程后不能修改；、由于采用的是雙極型熔絲工藝，一旦編程后不能修改； PAL的不足：的不足：1、采用電可擦除的、采用電可擦除的E2CMOS工藝可以多次編程；工藝可以多次編程；3、GAL工作速度快，功耗小工作速度快，功耗小6.7.1 時序可編程邏輯器件中的宏單元時序可編程邏輯器件中的宏單元 D Q Q 輸輸出出 C OE CLK 輸輸入入 1. 通用陣列邏輯（通用陣列邏輯（GAL）在在PLA和和PAL基礎上發展起來的增強型器件基礎上發展起來的增強型器件

3、.電路設計者可根據電路設計者可根據需要編程，對宏單元的內部電路進行不同模式的組合，從而使輸需要編程，對宏單元的內部電路進行不同模式的組合，從而使輸出功能具有一定的靈活性和通用性。出功能具有一定的靈活性和通用性。6.7.2 時序可編程邏輯器件的主要類型時序可編程邏輯器件的主要類型2. 復雜可編程邏輯器件（復雜可編程邏輯器件（CPLD）集成了多個邏輯單元塊，每個邏輯塊就相當于一個集成了多個邏輯單元塊，每個邏輯塊就相當于一個GAL器件。器件。這些邏輯塊可以通過共享可編程開關陣列組成的互連資源，實現這些邏輯塊可以通過共享可編程開關陣列組成的互連資源，實現它們之間的信息交換，也可以與周圍的它們之間的信息

4、交換，也可以與周圍的I/O模塊相連，實現與芯片模塊相連，實現與芯片外部交換信息。外部交換信息。3. 現場可編程門陣列（現場可編程門陣列（FPGA）芯片內部主要由許多不同功能的可編程邏輯模塊組成，靠縱芯片內部主要由許多不同功能的可編程邏輯模塊組成，靠縱橫交錯的分布式可編程互聯線連接起來，可構成極其復雜的邏橫交錯的分布式可編程互聯線連接起來，可構成極其復雜的邏輯電路。它更適合于實現多級邏輯功能，并且具有更高的集成輯電路。它更適合于實現多級邏輯功能，并且具有更高的集成密度和應用靈活性在軟件上，亦有相應的操作系統配套。這樣密度和應用靈活性在軟件上，亦有相應的操作系統配套。這樣，可使整個數字系統（包括軟

5、、硬件系統）都在單個芯片上運，可使整個數字系統（包括軟、硬件系統）都在單個芯片上運行，即所謂的行，即所謂的SOC技術。技術。 GAL的電路結構與的電路結構與PAL類似，由可編程的與邏輯陣列、類似，由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路組成，但固定的或邏輯陣列和輸出電路組成，但GAL的輸出端增設了的輸出端增設了可編程的的輸出邏輯宏單元（可編程的的輸出邏輯宏單元（OLMC）。通過編程可將）。通過編程可將OLMC設置為不同的工作狀態，可實現設置為不同的工作狀態，可實現PAL的所有輸出結構，的所有輸出結構，產生組合、時序邏輯電路輸出。產生組合、時序邏輯電路輸出。6.7.3通用陣列邏輯通用陣列

6、邏輯GAL可編程與陣列可編程與陣列（32X64位）位）2、GAL舉例舉例GAL16V8的電路結構圖的電路結構圖8個個輸輸入入緩緩沖沖器器298個反饋個反饋/輸入輸入緩沖器緩沖器8個三態個三態輸出緩沖輸出緩沖器器12198個輸出邏輯宏單個輸出邏輯宏單元元OLMC輸出使能緩輸出使能緩沖器沖器數據選擇器數據選擇器乘積項數據選乘積項數據選擇器擇器(2(2選選1)1)輸出數據選擇輸出數據選擇器器(2(2選選1)1)三態數據選擇器三態數據選擇器(4(4選選1)1)反饋數據選擇反饋數據選擇器器(4(4選選1)1)4 4個數據選擇器：用不同的控制字實現不同的輸出電路結構形式個數據選擇器：用不同的控制字實現不同

7、的輸出電路結構形式乘積項數據選擇器：乘積項數據選擇器：根據根據AC0和和AC1(n)決定與邏輯陣列的第一乘決定與邏輯陣列的第一乘積項是否作為或門的一個輸入端。只有在積項是否作為或門的一個輸入端。只有在G1的輸出為的輸出為1時，第一時，第一乘積項是或門的一個輸入端。乘積項是或門的一個輸入端。乘積項數據選擇器乘積項數據選擇器( (2選選1)OMUX：根據：根據AC0和和AC1(n)決定決定OLMC是組合輸出還是寄存器是組合輸出還是寄存器輸出模式輸出模式輸出數據選擇器輸出數據選擇器(2選選1)OMUX三態數據選擇器三態數據選擇器(4(4選選1)1) 三態數據選擇器受三態數據選擇器受AC0和和AC1(

8、n)的控制，用于選擇的控制，用于選擇輸出三態緩沖器的選通信輸出三態緩沖器的選通信號。可分別選擇號?？煞謩e選擇VCC、地、地、OE和第一乘積項。和第一乘積項。工作AC0 AC1(n)TX（輸出）（輸出）0 1地電平地電平0 0VCC1 0OE1 1第一乘積項第一乘積項工作工作高阻高阻OE=1，工作，工作OE=0，高阻，高阻1，工作，工作0，高阻，高阻三態緩沖器三態緩沖器的工作狀態的工作狀態FMUX：根據根據AC0和和AC1(n)的不同編碼，使反向傳輸的電信號也對應不同的不同編碼，使反向傳輸的電信號也對應不同。反饋數據選擇器反饋數據選擇器(4選選1)OMUX功功 能能組合組合SYNAC0 AC1(

9、n)XOR(n)輸出相位輸出相位備備 注注專用輸入專用輸入101 1，11腳為數據輸入端，輸腳為數據輸入端，輸出三態門禁止出三態門禁止 專用組合輸專用組合輸出出10001反相反相同相同相1，11腳為數據輸入端，組腳為數據輸入端，組合輸出，三態門選通合輸出，三態門選通 反饋組合輸反饋組合輸出出11101反相反相同相同相同上，三態門由第一乘積項同上，三態門由第一乘積項選通，反饋取自選通，反饋取自I/O口口時序電路中時序電路中的組合輸出的組合輸出01101反相反相同相同相1腳接腳接CP，11腳接腳接OE，該，該宏單元為組合輸出，但至少宏單元為組合輸出，但至少有一個宏單元為寄存器輸出有一個宏單元為寄存

10、器輸出寄存器輸出寄存器輸出01001反相反相同相同相1腳接腳接CP，11接接OE5. GAL的編程與開發的編程與開發 H HD DL L描描述述電電路路功功能能 驗驗證證、仿仿真真 排排錯錯、優優化化 編編譯譯 熔熔絲絲圖圖 文文件件 編編程程器器 GAL 器器件件 輸輸入入 狀狀態態表表 狀狀態態圖圖 邏邏輯輯方方程程 原原始始 設設計計要要求求 軟件工具軟件工具硬件工具硬件工具 時序電路的分析，首先按照給定電路列出各邏輯方程組、進時序電路的分析，首先按照給定電路列出各邏輯方程組、進而列出狀態表、畫出狀態圖和時序圖，最后分析得到電路的邏輯功而列出狀態表、畫出狀態圖和時序圖，最后分析得到電路的邏輯功能。時序電路的設計，首先根據邏輯功能的需求，導出原始狀態圖能。時序電路的設計，首先根據邏輯功能的需求，導出原始狀態圖或原始狀態表，有必要時需進行狀態化簡，繼而對狀態進行編碼，或原始狀態表，有必要時需進行狀態化簡，繼而對狀態進行編碼，然后根據狀態表導出激勵方程組和輸出方程組，最后畫出邏輯圖完然后根據狀態表導出激勵方程組和輸出方程組，最后畫出邏輯圖完成設計任務。成設計任務。小小 結結時序邏輯電路一般由組合電路和存儲電路兩部分構成。它們在時序邏輯電路一般由組合電路和存儲電路兩部分構成。它們在任一時刻的輸出不僅是當前輸入信號的函數，而且還與電路原來的任一時刻的輸出